(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2002年1月24日(24.01.2002)

PCT

(10) 国際公開番号 WO 02/07302 A1

(51) 国際特許分類?;

H03B 5/32

(71) 出願人 (米国を除く全ての指定国について): 東洋通

信機株式会社 (TOYO COMMUNICATION EQUIP-MENT CO., LTD.) [JP/JP]; 〒253-0192 神奈川県高座

郡寒川町小谷二丁目1番1号 Kanagawa (JP).

(21) 国際出願番号:

PCT/JP01/06161

(22) 国際出願日:

2001年7月17日(17.07.2001)

(25) 国際出願の言語:

日本語

(72) 発明者: 足立武彦 (ADACHI, Takehiko) [JP/JP]; 〒232-0056 神奈川県横浜市南区通町4-113 Kanagawa (JP).

(26) 国際公開の言語:

日本語

JP

(72) 発明者; および

(71) 出願人 および

(30) 優先権データ: 特願2000-216582 2000年7月17日(17.07.2000)

特願2000-245093 2000年8月11日(11.08.2000) 特願2000-273520 2000年9月8日(08.09.2000) JP


特願2000-297465 2000年9月28日(28.09.2000) 特願2001-060689 2001年3月5日(05.03.2001)

JP 2001年5月14日(14.05.2001) 特願2001-143866

(75) 発明者/出願人 (米国についてのみ): 泉谷昭二 (IZUMIYA, Shoji) [JP/JP]; 〒241-0826 神奈川県横 浜市旭区東希望が丘91-5-A-1 Kanagawa (JP). 内 山敏一 (UCHIYAMA, Toshikazu) [JP/JP]. 高梨 仁 (TAKANASHI, Hitoshi) [JP/JP]. 石川匡亨 (ISHIKAWA, Masayuki) [JP/JP]. 保坂公司 (HOSAKA, Koji) [JP/JP]. 田村智博 (TAMURA, Tomohiro) [JP/JP]. 老沼雄-(OINUMA, Yuuichi) [JP/JP]; 〒253-0192 神奈川県高

(54) Title: PIEZOELECTRIC OSCILLATOR

(54) 発明の名称: 圧電発振器



(57) Abstract: A piezoelectric oscillator comprising a piezoelectric vibrator and an amplifying circuit, wherein an instantaneous voltage supply means is provided for applying a specified-level, start prompting voltage to the piezoelectric vibrator a specified period of time after the application of a power supply voltage to thereby shorten a starting time required for the piezoelectric oscillator to move from a non-operating status to an oscillation operating status as well as cut off a start prompting voltage supply a specified time later, whereby delivering effects of improved phase noise characteristics and frequency stability characteristics.

(57) 要約:

圧電振動子と、増幅回路とを備えた圧電発振器であり、電源電圧を印 加してから所要期間だけ圧電振動子に所定レベルの起動促進用の電圧を 印加する為の瞬時電圧供給手段を設けたことにより、圧電発振器が非動 作状態から発振動作状態となるまでに必要とする起動時間が短縮するこ とは勿論、所定時間経過後、起動促進用の電圧の供給が断たれるので、 位相雑音特性及び周波数安定度特性に優れたものとなるという効果を奏 する。



座郡寒川町小谷二丁目1番1号 東洋通信機株式会社 (84) 指定国 (広域): ヨーロッパ特許 (CH, FI, NL). 内 Kanagawa (JP).

- (74) 代理人: 弁理士 鈴木 均(SUZUKI, Hitoshi); 〒 164-0001 東京都中野区中野2-28-1 中野JMビル5階 Tokyo (JP).
- (81) 指定国 (国内): CN, JP, KR, US.

添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明細書

圧電発振器

5 技術分野

本発明は、圧電発振器に関し、特に非動作状態から発振動作状態となるまでの起動時間を短縮した圧電発振器に関する。

背景技術

15

20

10 携帯電話は長時間の連続使用ができるように基準発信源として使用している水晶発振器を間欠的に動作させて低消費電力化を図っている。

このように間欠動作させる水晶発振器にあっては駆動開始から所望の 出力信号を発振するまでに要する起動時間が短時間であることが望まれ ており、特願平8-51017号公報に示すような構成のものが実用化 されている。

図38は上記公報に記載されている起動特性を改善した従来の水晶発振器の例を示す回路図である。

同図に示す水晶発振器100は、典型的なコルピッツ型水晶発振器であるが、トランジスタ101のベースに容量102を介して接続した水晶振動子103の他方端を電源電圧 Vcc ラインに接続するよう構成したところが特徴であり、通常、電源電圧 Vcc ラインを比較的大きな値の容量104を介して接地されているので、水晶振動子103の他方端は電源電圧 Vcc ラインを介して接地されることになる。

尚、抵抗 1 0 5 及び抵抗 1 0 6 はペースバイアス回路であり、1 0 7 25 はエミッタ抵抗であり、容量 1 0 8 及び容量 1 0 9 は負荷容量の一部を 担うものである。

15

このような構成によれば、電源電圧 Vcc を印加した直後に電源電圧 Vcc と同等の電圧レベルの電圧がパルス波的に水晶振動子103に印加されることになるので、これにより水晶振動子103が高い振動レベルにて揺動し、結果的に発振信号が所要のレベルに達するまでの起動時間が短時間なものとなる。

しかしながら、上記のような構成の水晶発振器では、電源電圧 Vcc ラインが発振ループの一部として含まれる為、電源電圧に含まれるノイズや電源電圧 Vcc ラインを介して混入するノイズが水晶振動子103に直接印加されることになるので、その影響により位相雑音特性が悪化する虞があった。

即ち、上記のような構成の水晶発振器100は、電源電圧 Vcc ラインと接地との間に介在する容量104がバイパスコンデンサとしての役目を兼ねてはいるものの、一般に、電源電圧及び電源電圧 Vcc ラインの無数の個所から混入するノイズを完全に除去することは、バイパスコンデンサを複数設けたとしても不可能である。

従って、このノイズ信号は、発振信号と共に発振回路に備えた増幅回路により増幅された後、出力されてしまうので水晶発振器 100の位相雑音特性を悪化させてしまうのである。

そして、このような水晶発振器の出力信号をデジタル処理に用いた場 20 合、出力信号に混在したノイズ信号によってデータ処理の際にビットエ ラーが発生してしまうという問題が生じる場合がある。

更には、当該発振器を携帯電話機等に組み込んだ際、電源電圧 Vcc ラインに接続される他の回路等の浮遊容量が発振ループに含まれることになり、設定周波数が変動してしまうという問題が生じる場合があった。

25 即ち、発振回路の負荷容量には、上記水晶発振器 100 を構成する電子部品と配線パターンによる容量の他に水晶発振器 100 が搭載される

装置側の電源電圧 Vcc ラインに接続されたバイパスコンデンサ、及び、 浮遊容量が含まれるので、水晶発振器 100の出力周波数の調整を行う 際には、これらの値を予め想定した状態にて設定する必要が生じる。

しかし、このような調整方法は、水晶発振器が搭載される装置に使用されたバイパスコンデンサの値が機種によって異なる場合が多く、その為、それぞれの装置に対応するよう水晶発振器の調整条件を変更しなければならないので、当該発振器を組み込む機器の生産効率性を低下させる要因にもなる。

本発明は圧電発振回路の上記諸問題を解決する為になされたものであ 10 って起動特性に優れ、位相雑音特性、及び、周波数安定度を劣化するこ となく起動特性を改善した水晶発振器を提供することを目的としている。

発明の開示

25

上記課題を解決する為に本発明に係わる請求項1記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がNPN型トランジスタを電源電圧 Vcc ラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧 Vcc ラインと前記 NPN型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧 Vcc 投入後所定時間前記 NPN型トランジスタを介して前記電源電圧 Vcc ラインから圧電振動子に起動促進用電圧を印加することを特徴とする。

請求項2記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一の NPN型トランジスタを電源電圧 Vccラインと前記圧電振動子の一端の間に順方向接続し、前記第一の NPN型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧 Vcc ラインと前記第一の NPN型トランジスタのベースとの間に第二の NPN型トランジスタを順方向接続し、電源電圧 Vcc ラインと該

15

25

第二の NPN 型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧 Vcc 投入後所定時間前記第一の NPN 型トランジスタを介して前記電源電圧 Vcc ラインから圧電振動子に起動促進用電圧を印加することを特徴とする。

請求項3記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が PNP型トランジスタを電源電圧 Vcc ラインと前記圧電振動子の一端の間に順方向接続し、接地と前記 PNP型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧 Vcc 投入後所定時間前記 PNP型トランジスタを介して前記電源電圧 Vcc ラインから圧電振動子に起動促進用電圧を印加することを特徴とする。

請求項4記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧 Vcc の立ち上り電圧に基づき電源電圧 Vcc の印加開始時点から所定時間遅延して動作開始し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。

請求項5記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。

請求項6記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子

25

の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP 型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP 型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧 Vcc の立ち上り電圧に基づき電源電圧 Vcc の印加開始時点から所定時間遅延して動作開始し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。

請求項7記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP 型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP 型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。

請求項8記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づき ON・OFF 制御される第

25

二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。

請求項 9 記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP 型トランジスタスイッチと、該 PNP 型トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含め、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記 PNP型トランジスタスイッチの出力電圧に基づき ON・OFF 制御される第二のトランジスタスイッチを備えたものであり、電源電圧 Vcc の立ち上り電圧に基づき電源電圧 Vcc の印加開始時点から所定時間遅延して動作開始し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。

請求項10記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP 型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づき ON・OFF 制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅

延時間を制御し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上 り特性を有した起動促進用電圧を出力することを特徴とする。

請求項11記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP 型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧 Vcc の立ち上り電圧に基づき電源電圧 Vcc の印加開始時点から所定時間遅延して動作開始し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記 PNP 型トランジスタのベースと接地との間に該 PNP 型トランジスタの ON 動作タイミングとほぼ同時期に ON 動作するトランジスタスイッチを備えたものであることを特徴とする。

請求項12記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP 型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電 E Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP 型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記 PNP 型トランジスタのベースと接地との間に

該 PNP 型トランジスタの ON 動作タイミングとほぼ同時期に ON 動作 するトランジスタスイッチを備えたものであることを特徴とする。

請求項13記載の発明は、圧電振動子と、増幅回路と、前記圧電振動 子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加 する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP 型 トランジスタスイッチと、該 PNP 型トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量 を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP 型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記 PNP型トランジスタスイッチの出力電圧に基づき ON・OFF 制御される 10 第二のトランジスタスイッチを備え、電源電圧 Vcc の立ち上り電圧に基 づき電源電圧 Vcc の印加開始時点から所定時間遅延して動作開始し、前 記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動 促進用電圧を出力するものであり、前記 PNP 型トランジスタのベース 15 と接地との間に該 PNP 型トランジスタの ON 動作タイミングとほぼ同 時期に ON 動作するトランジスタスイッチを備えたものであることを特 徴とする。

請求項14記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP 型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づき ON・OFF 制御される第二のトランジスタスイッチを備え、前記第一の容量と前記第二の容量との容

10

15

20

量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記 PNP 型トランジスタのベースと接地との間に該 PNP 型トランジスタの ON 動作タイミングとほぼ同時期に ON 動作するトランジスタスイッチを備えたものであることを特徴とする。

請求項15記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定数に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。

請求項16記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧 Vcc の投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。

請求項17記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電 発振器であり、前記高速起動用回路によって電源電圧 Vcc の投入後から 所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを減少させる

25

よう制御することにより、前記圧電発振器の起動時間を短縮したことを 特徴とする。

請求項18記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することをにより、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。

請求項19記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ回路のON・OFF動作を制御することにより、電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。

請求項20記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧 Vcc ラインとを接続すると共に、前記第三のトラン

ジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路の ON・OFF 動作を制御することにより、電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。

請求項21記載の発明は、圧電振動子と、発振用トランジスタと、該 発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電 発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回 路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備 10 えたものであり、該第二のトランジスタのコレクタと前記発振用トラン ジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタの コレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入 接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該 第三のトランジスタのベースと電源電圧 Vcc ラインとを容量を介して接 続し、第三のトランジスタのコレクタと電源電圧 Vcc ラインとを接続す ると共に、前記第三のトランジスタのコレクタと前記第二のトランジス タのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ 電流に基づいて前記スイッチ回路の ON・OFF 動作を制御することによ り、電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間 を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧 電発振器の起動時間を短縮したことを特徴とする。

請求項22記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電 25 圧 Vcc の投入後から所要の間だけ前記発振用トランジスタのコレクタの 電位を上昇させコレクタ電流を増加させるよう制御することにより、圧

15

電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。

請求項23記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧 Vcc の投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。

請求項24記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧 Vcc の投入から所要の間だけ ON 動作することにより、該スイッチ回路を介して電源電圧 Vcc ラインと前記発振用トランジスタのコレクタまたは電源電圧 Vcc ラインと前記第二のトランジスタのコレクタを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。

請求項25記載の発明は、圧電振動子と、発振用トランジスタと、該 25 発振用トランジスタとカスコード接続する第二のトランジスタと、該第 二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発

10

振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御回路が容量を備えたものでると共に、電源電圧 Vcc の投入から所要の間だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路を ON 動作させることにより、該スイッチ回路を介して電源電圧 Vcc ラインと前記発振用トランジスタのコレクタまたは電源電圧 Vcc ラインと前記第二のトランジスタのコレクタを接続して前記発振用のトランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。

請求項26記載の発明は、圧電振動子と、発振用トランジスタと、該 発振用トランジスタとカスコード接続する第二のトランジスタと、該第 二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発 振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路と 15 を備え、前記スイッチ回路が PNP 型トランジスタのエミッタを電源電 圧 Vcc ラインに接続し、前記 PNP 型トランジスタのコレクタを前記発 振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタ に接続するよう構成したものであり、前記スイッチ制御回路が第三のト ランジスタのコレクタを前記 PNP 型トランジスタのベースに接続し、 20 該第三のトランジスタのベースと電源電圧 Vcc ラインとを容量を介して 接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成 したものであり、前記スイッチ制御回路が電源電圧 Vcc の投入から所要 の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に 基づいて前記スイッチ回路を ON 動作させることにより、該スイッチ回 25 路を介して電源電圧 Vcc ラインと前記発振用トランジスタのコレクタま たは電源電圧 Vcc ラインと前記第二のトランジスタのコレクタとを接続

して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。

請求項27記載の発明は、圧電振動子と、発振用トランジスタと、該 発振用トランジスタとカスコード接続する第二のトランジスタと、該第 二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発 振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路と を備え、前記スイッチ回路が PNP 型トランジスタのエミッタを電源電 圧 Vcc ラインに接続し、前記 PNP 型トランジスタのコレクタを前記発 10 振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタ に接続するよう構成したものであり、前記スイッチ制御回路が第三のト ランジスタのコレクタを前記 PNP 型トランジスタのベースに接続し、 該第三のトランジスタのベースと電源電圧 Vcc ラインとを容量を介して 接続し、前記第三のトランジスタのコレクタと電源電圧 Vcc とを抵抗を 介して接続し、該ベースを逆方向接続のダイオードを介して接地するよ う構成したものであり、前記スイッチ制御回路が電源電圧 Vcc の投入か ら所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ 電流に基づいて前記スイッチ回路を ON 動作させることにより、該スイ ッチ回路を介して電源電圧 Vcc ラインと前記発振用トランジスタのコレ 20 クタまたは電源電圧 Vcc ラインと前記第二のトランジスタのコレクタと を接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御 することで、前記発振用トランジスタのコレクタ電流の増加に基づき前 記圧電振動子が強励振するので、起動時間が短縮されることを特徴とす る。

25 請求項28記載の発明は、圧電振動子と、発振用トランジスタと、該 発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回

路とを備えた圧電発振器であり、該高速起動用回路が電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。

請求項29記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。

請求項30記載の発明は、圧電振動子と、発振用トランジスタと、該20 発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トラン

ジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。

- 請求項31記載の発明は、圧電振動子と、発振用トランジスタと、該 5 発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカス コード接続する第二のトランジスタと、該第二のトランジスタのコレク 夕抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用 回路が少なくとも2つのスイッチ回路を備えたものであり、該スイッチ 10 回路の一つが電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗 の両端間を接続することにより該エミッタ抵抗の両端間のインピーダン スを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端 間を接続し電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の 両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下 げるよう制御することにより、前記発振用トランジスタのコレクタ電流 15 が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経 過した後では前記高速起動用回路による制御が停止することにより前記 発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴 とする。
- 請求項32記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のON・OFF 動作を制御するものであり、前記スイッチ回路の一つが電源電圧

Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。

請求項33記載の発明は、圧電振動子と、発振用トランジスタと、該 発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカス 10 コード接続する第二のトランジスタと、該第二のトランジスタのコレク 夕抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用 回路が少なくとも2つのスイッチ回路を備えたものであり、前記スイッ チ制御回路が容量を備えたものであると共に、該容量に電荷がチャージ 15 される際に発生するチャージ電流に基づいて前記スイッチ回路の ON・ OFF 動作を制御するものであり、前記スイッチ回路の一つが電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間を接続するこ とにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前 記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧 20 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダ ンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御するこ とにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電 発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高 速起動用回路による制御が停止することにより前記発振用トランジスタ のコレクタ電流が所要の値まで低下することを特徴とする。 25

請求項34記載の発明は、圧電振動子と、発振用トランジスタと、該

発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回 路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つの スイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッ チ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレ クタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方 のスイッチ回路が PNP型トランジスタを備え、該 PNP型トランジスタ のエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トラン ジスタのコレクタを前記発振用トランジスタのコレクタに接続するよう 構成したものであり、更に前記スイッチ制御回路が第三のトランジスタ を備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記 10 第二のトランジスタのベースに接続し、前記第三のトランジスタのコレ クタを前記 PNP 型トランジスタのベースに接続し、更に前記第三のト ランジスタのベースと電源電圧 Vcc ラインとを前記容量を介して接続す ると共に、該ベースを逆方向接続のダイオードを介して接続するよう構 15 成したものであり、電源電圧 Vcc の投入後から所要の間だけ前記容量に 電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッ チ回路の ON・OFF 動作を制御し、前記エミッタ抵抗の両端間を接続す ることにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、 前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コ レクタ抵抗間の電位を下げるよう制御することにより、前記発振用トラ 20 ンジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮さ れ、前記所要の時間が経過した後では前記高速起動用回路による制御が 停止することにより前記発振用トランジスタのコレクタ電流が所要の値 まで低下することを特徴とする。

25 請求項35記載の発明は、圧電振動子と、発振用トランジスタと、該 発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカス

コード接続する第二のトランジスタと、該第二のトランジスタのコレク 夕抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ 回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレ クタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方 のスイッチ回路が PNP 型トランジスタを備え、該 PNP 型トランジスタ のエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トラン ジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう 構成したものであり、更に前記スイッチ制御回路が第四のトランジスタ を備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記 第三のトランジスタのベースに接続し、前記第四のトランジスタのコレ 10 クタを前記 PNP 型トランジスタのベースに接続し、更に前記第四のト ランジスタのベースと電源電圧 Vcc ラインとを前記容量を介して接続す ると共に、該ベースを逆方向接続のダイオードを介して接続するよう構 成したものであり、電源電圧 Vcc の投入後から所要の間だけ前記容量に 15 電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッ チ回路の ON・OFF 動作を制御し、前記エミッタ抵抗の両端間を接続す ることにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、 前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コ レクタ抵抗間の電位を下げるよう制御することにより、前記発振用トラ ンジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮さ れ、前記所要の時間が経過した後では前記高速起動用回路による制御が 停止することにより前記発振用トランジスタのコレクタ電流が所要の値 まで低下することを特徴とする。

請求項36記載の発明は、圧電振動子と、発振用トランジスタと、該 25 発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回 路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つの

スイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッ チ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレ クタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方 のスイッチ回路が PNP型トランジスタを備え、該 PNP型トランジスタ のエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トラン ジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記 PNP 型トランジスタのベースと電源電圧 Vcc ラインとを抵抗を介して 接続するよう構成したものであり、更に前記スイッチ制御回路が第三の トランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗 10 を介して前記第二のトランジスタのベースに接続し、前記第三のトラン ジスタのコレクタを前記 PNP 型トランジスタのベースに接続し、更に 前記第三のトランジスタのベースと電源電圧 Vcc ラインとを前記容量を 介して接続すると共に、該ベースを逆方向接続のダイオードを介して接 続するよう構成したものであり、電源電圧 Vcc の投入後から所要の間だ け前記容量に電荷がチャージされる際に発生するチャージ電流に基づい 15 て前記スイッチ回路の ON・OFF 動作を制御し、前記エミッタ抵抗の両 端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを 低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を 接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、 20 前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起 動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回 路による制御が停止することにより前記発振用トランジスタのコレクタ 電流が所要の値まで低下することを特徴とする。

請求項37記載の発明は、圧電振動子と、発振用トランジスタと、該 25 発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカス コード接続する第二のトランジスタと、該第二のトランジスタのコレク

· 夕抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ 回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレ クタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方 のスイッチ回路が PNP 型トランジスタを備え、該 PNP 型トランジスタ のエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トラン ジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう 構成したものであり、更に前記スイッチ制御回路が第四のトランジスタ を備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記 第三のトランジスタのベースに接続し、前記第四のトランジスタのコレ クタを前記 PNP 型トランジスタのベースに接続し、前記 PNP 型トラン ジスタのベースと電源電圧 Vcc ラインとを抵抗を介して接続し、更に前 記第四のトランジスタのベースと電源電圧 Vcc ラインとを前記容量を介 して接続すると共に、該ベースを逆方向接続のダイオードを介して接続 するよう構成したものであり、電源電圧 Vcc の投入後から所要の間だけ 15 前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて 前記スイッチ回路の ON・OFF 動作を制御し、前記エミッタ抵抗の両端 間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低 くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接 続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前 記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動 時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路 による制御が停止することにより前記発振用トランジスタのコレクタ電 流が所要の値まで低下することを特徴とする。

請求項38記載の発明は、圧電振動子と、発振用トランジスタと、該25 発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つの

スイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッ チ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレ クタを抵抗を介して前記発振用トランジスタのエミッタに入接続したも のであり、他方のスイッチ回路が PNP 型トランジスタを備え、該 PNP 型トランジスタのエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トランジスタのコレクタを前記発振用トランジスタのコレクタ に接続し、前記 PNP 型トランジスタのベースと電源電圧 Vcc ラインと を抵抗を介して接続するよう構成したものであり、更に前記スイッチ制 御回路が第三のトランジスタを備えると共に、該第三のトランジスタの エミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前 10 記第三のトランジスタのコレクタを前記 PNP 型トランジスタのベース に接続し、更に前記第三のトランジスタのベースと電源電圧 Vcc ライン とを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオ ードを介して接続するよう構成したものであり、電源電圧 Vcc の投入後 15 から所要の間だけ前記容量に電荷がチャージされる際に発生するチャー ジ電流に基づいて前記スイッチ回路の ON・OFF 動作を制御し、前記エ ミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のイ ンピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ 抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御す 20 ることにより、前記発振用トランジスタのコレクタ電流が増加し、前記 圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前 記高速起動用回路による制御が停止することにより前記発振用トランジ スタのコレクタ電流が所要の値まで低下することを特徴とする。

請求項39記載の発明は、圧電振動子と、発振用トランジスタと、該 25 発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカス コード接続する第二のトランジスタと、該第二のトランジスタのコレク

夕抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ 回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレ クタを抵抗を介して前記発振用トランジスタのエミッタに接続したもの であり、他方のスイッチ回路が PNP 型トランジスタを備え、該 PNP 型 トランジスタのエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トランジスタのコレクタを前記第二のトランジスタのコレクタ に接続するよう構成したものであり、更に前記スイッチ制御回路が第四 のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵 抗を介して前記第三のトランジスタのベースに接続し、前記第四のトラ ンジスタのコレクタを前記 PNP 型トランジスタのベースに接続し、前 10 記 PNP 型トランジスタのベースと電源電圧 Vcc ラインとを抵抗を介し て接続し、更に前記第四のトランジスタのベースと電源電圧 Vcc ライン とを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオ ードを介して接続するよう構成したものであり、電源電圧 Vcc の投入後 15 から所要の間だけ前記容量に電荷がチャージされる際に発生するチャー ジ電流に基づいて前記スイッチ回路の ON・OFF 動作を制御し、前記エ ミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のイ ンピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ 抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御す 20 ることにより、前記発振用トランジスタのコレクタ電流が増加し、前記 圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前 記高速起動用回路による制御が停止することにより前記発振用トランジ スタのコレクタ電流が所要の値まで低下することを特徴とする。

請求項40記載の発明は、圧電振動子と、発振用トランジスタと、高 25 速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源 電圧 Vcc 投入後所要の間だけ前記発振用トランジスタのコレクタ電流及

びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする。

請求項41記載の発明は、圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、電源電圧 Vcc 印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする。

請求項42記載の発明は、圧電振動子と、発振用トランジスタと、2 つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路 がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源 電圧 Vcc 印加後所要の間だけ、前記第一の高速起動用回路に備えた前記 スイッチ回路を介し電源電圧 Vcc を発振促進用電圧として前記圧電振動 子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用 トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗と エミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする。

請求項43記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧 Vcc ラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする。

端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路が OFF 動作することを特徴とする。

請求項45記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディブレーション型PチャネルFETのベースを電源電圧 Vcc ラインに接続し、更に、電源電圧 Vcc ラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディプレーション型PチャネルFETのゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、前記ディプレーション型PチャネルFETが電源電圧投入後の所要の時間だけ ON動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路が OFF 動作することを特徴15 とする。

図面の簡単な説明

20

図1は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図2は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図3は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図4は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図5は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図6は、電源電圧 Vcc の立ち上り特性を示す図である。

図7は、(a)は本発明に基づく水晶発振器に備えたトランジスタ3 25 3のベース電位の立ち上り特性を示す図であり、(b)は本発明に基づ く水晶発振器のトランジスタ33のエミッタ・ベース間電圧の立ち上り

15

20

25

特性を示す図である。

図8は、本発明に基づく水晶発振器の起動促進用電圧の立ち上り特性を示す図である。

図9(a)から(d)は、本発明に基づく水晶発振器の起動特性を示す図である。

図10は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図11は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図12は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図13は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図14は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図15は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図16は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図17は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図18は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図19は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図20は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図21は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図22は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図23は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図24は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図25は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図26は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図27は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図28は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図29は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図30は、本発明に基づく水晶発振器の一実施例の回路構成図である。

図31は、本発明に基づく水晶発振器の一実施例の回路構成図である。 図32は、本発明に基づく水晶発振器の一実施例の回路構成図である。 図33は、本発明に基づく水晶発振器の一実施例の回路構成図である。 図34は、本発明に基づく水晶発振器の一実施例の回路構成図である。 図35は、本発明に基づく水晶発振器の一実施例の回路構成図である。 図36は、本発明に基づく水晶発振器の一実施例の回路構成図である。 図37は、本発明に基づく水晶発振器の一実施例の回路構成図である。 図37は、本発明に基づく水晶発振器の一実施例の回路構成図である。 図37は、本発明に基づく水晶発振器の一実施例の回路構成図である。

10 発明を実施するための最良の形態

以下、図示した実施例に基づいて本発明を詳細に説明する。

図1は本発明に基づく水晶発振器の一実施例を示した回路図である。 同図に示す水晶発振器1-1は、点線で囲った水晶発振回路2と一点

鎖線で囲った第一の高速起動用回路3とを備えたものである。

- 15 水晶発振回路 2 は一般的なコルピッツ型水晶発振回路であり、容量 4 を介して一端を接地した水晶振動子 5 の他方端を発振用トランジスタ 6 のベースに接続し、このベースと接地との間に負荷容量の一部となる容量 7 と容量 8 との直列回路を挿入接続すると共に、この直列回路の接続中点を抵抗 9 を介して接地されたトランジスタ 6 のエミッタに接続し、
- 20 更にベースに抵抗 1 0 と抵抗 1 1 とから成るベースバイアス回路によって適宜ベースバイアスを施すと共に、トランジスタ 6 のコレクタと電源電圧 Vcc ラインとを抵抗 1 2 を介して接続するよう構成したものである。

高速起動用回路 3 は電源電圧 Vcc ラインにコレクタを接続したスイッチング動作を行う起動促進用の第一の NPN型トランジスタ 1 3 (以下、

25 トランジスタ13と称す。)のベースと電源電圧 Vcc ラインとを容量1 4を介して接続すると共に、このベースと接地とを逆方向接続のダイオ

15

20

ード15を介して接続したものであり、更に、トランジスタ13のエミッタを水晶振動子5とトランジスタ6の接続中点Aに接続するよう構成したものである。

次に水晶発振器1-1の動作について説明する。

5 尚、水晶発振回路 2 については上述したように一般的なコルピッツ型 水晶発振回路でありその動作については既知であるので説明を省略する。

電源電圧 Vcc を印加するとその直後より容量 1 4 には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ 1 3 のベース電流となり、このトランジスタ 1 3 が導通状態 (ON 動作状態)となる。

その結果、水晶振動子 5 に電源電圧 Vcc が印加されるので水晶振動子 5 は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。

一方、所定期間が経過し、容量14への電荷のチャージが完了すると、トランジスタ13のベース電流であるチャージ電流が消滅するのでトランジスタ13はOFF動作状態となり水晶振動子5と電源電圧 Vcc ラインとが切り離された状態で水晶発振回路2は定常発振動作を持続する。

尚、ダイオード15は電源電圧 Vcc が印加されている際にはトランジスタ13のベースと接地間とを高インピーダンス状態に保ち、電源電圧 Vcc が印加されていない状態では容量14のチャージ電荷の放電を促進する為のもので、必ずしも必要ではなく、また、ダイオード15の代わりとして抵抗を用いても良い。

図2は本発明に基づく水晶発振器1-2の他の実施例を示すものである。

25 同図に示す水晶発振器 1 - 2 が図 1 に示した実施例と異なるのは第 - の高速起動用回路 3 の内部構成が相違する点である。

即ち、電源電圧 Vcc ラインにコレクタを接続した第一の NPN 型トランジスタ 13のベースとエミッタとを抵抗 16を介して接続すると共に、該トランジスタ 13のコレクタを電源電圧 Vcc ラインを、また、エミッタを水晶振動子 5の一方端 A に接続する。

- 5 更に、電源電圧 Vcc ラインにコレクタを接続した第二の NPN 型トランジスタ 1 7 のエミッタと前記トランジスタ 1 3 のベースとを抵抗 1 8 を介して接続し、トランジスタ 1 7 のベースとコレクタとを容量 1 4 を介して接続すると共に、トランジスタ 1 7 のベースと接地とを逆方向接続のダイオードを介して接続したものである。
- 10 この例ではトランジスタ13とトランジスタ17とを2段接続したので図1の回路に比べて全体の増幅度が大きくなって水晶振動子5に加わるパルス状 Vcc 電圧の立ち上りを大きくすることができるのでより一層の起動促進効果が得られる場合がある。

更に、スイッチング動作を行うトランジスタとして PNP 型を使用し 15 たものとしては、例えば図3、図4に示す構成とすれば良い。

即ち、図3及び図4に示す水晶発振器1-3及び1-4は本発明に基づく他の実施例であり、図3はトランジスタを一段構成のコルビッツ型発振回路であり、図4は、トランジスタを二段構成した所謂カスコード接続型バッファ回路を備えた水晶発振器である。

水晶発振器 1 - 3、1 - 4が特徴とする点は、高速起動用回路 3 として、PNP型トランジスタ 1 9 をスイッチ回路素子としたものであり、トランジスタ 1 9 のエミッタを電源電圧 Vcc ラインに接続し、トランジスタ 1 9 のコレクタを水晶振動子 5 の一端に接続し、更に、トランジスタ 1 9 のペースと接地との間に容量 2 0 を挿入接続すると共に、トランジスタ 2 スタ 1 9 のペースに NPN 型トランジスタ 2 1 のエミッタを接続し、更にトランジスタ 2 1 のベースとコレクタとを接地するよう構成したもの

15

を用いたところにある。

尚、トランジスタ21は上記のようにベースとコレクタとを接続した 構成によりダイオードとして機能するものである。

そしてこのような構成であっても、電源電圧 Vcc を印加するとその直後より容量 2 0 には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ 1 9 のペース電流となり、このトランジスタ 1 9 が導通状態となる。

その結果、水晶振動子 5 に電源電圧 Vcc が印加されるので水晶振動子 5 は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。

一方、所定期間が経過し、容量20への電荷のチャージが完了すると、トランジスタ19のベース電流であるチャージ電流が消滅するのでトランジスタ19はOFF動作状態となり水晶振動子5と電源電圧 Vcc ラインとが切り離された状態で水晶発振回路2は定常発振動作を持続することができる。

更に、図 5 は本発明に基づく水晶発振器の他の実施例を示した回路図である。

同図に示す水晶発振器 1 - 5 は、一点鎖線内のコルピッツ型水晶発振 回路 2 と、点線内の高速起動用回路 3 とを備えたものである。

- 20 水晶発振回路 2 は、発振用トランジスタ 2 2 のベースに、一端が容量 2 3 を介して接地された水晶振動子 2 4 の他方端を接続し、更に、ベースと接地間に負荷容量の一部となる容量 2 5 及び容量 2 6 の直列回路を 挿入接続し、この直列回路の接続中点とトランジスタ 2 2 のエミッタとを接続すると共に、エミッタと接地間にエミッタ抵抗 2 7 を接続する。
- 25 更に、前記トランジスタ 2 2 のコレクタにはそのベースを髙周波ノイズパス用容量 2 8 を介して接地したトランジスタ 2 9 をカスコード接続

25

し、該トランジスタ 2 9 のベースと電源電圧 Vcc ラインとの間に定電流 回路 3 0 を挿入接続し、更に抵抗 3 1 及び抵抗 3 2 から成る回路網にて トランジスタ 2 2 及びトランジスタ 2 9 にベースバイアスを適宜印加す るよう構成したものである。

- 5 尚、前記トランジスタ 2 9 のコレクタと電源電圧 Vcc ラインとの間に 負荷抵抗 Rc を挿入接続し、発振出力はトランジスタ 2 9 のコレクタか ら直流カット用容量 C を介して取り出すが、出力端 OUT と接地との間 に接続した容量 C L 及び抵抗 R L は水晶発振器の使用条件に一致させる 為の擬似負荷であって、以下に示す実験を行う為に付加したものである。
- 10 一方、高速起動用回路3は、PNP型トランジスタ33のエミッタと電源電圧 Vcc ラインとを抵抗34を介して接続し、トランジスタ33のベースと電源電圧 Vcc ラインとを第一の容量35を介して接続すると共に、トランジスタ33のベースと接地とを第二の容量36を介して接続し、トランジスタ33のコレクタと水晶振動子24の他方端側とを抵抗37
 15 及び抵抗38とから成る直列回路を介して接続する。

更に、抵抗37及び抵抗38とから成る直列回路の接続中点にトランジスタ39のベースを接続し、トランジスタ39のコレクタを抵抗40を介して電源電圧 Vccラインに接続してトランジスタ33とトランジスタ39とをダーリントン接続とすると共に、トランジスタ39のエミッタを水晶振動子24の他方端側に接続したものである。

以下に本発明の効果を水晶発振器 1 - 5 の回路設定方法と動作説明を 交えながら説明する。

尚、水晶発振回路 2 については上述した通り一般的なコルピッツ型発振回路であり、その動作については既知であるので詳細な説明は省略する。

先ず、高速起動用回路3の基本的動作について説明する。

水晶発振器 1-5 に例えば図 6 に示した立ち上り特性 (立ち上り時間 100ns)を呈した電源電圧 Vcc を印加する場合を考えると、電源電圧 Vcc 印加開始直後から容量 3 5 及び容量 3 6 にチャージ電流が発生するのでトランジスタ 3 3 のベースには容量 3 5 及び容量 3 6 の容量比とチャージ電流とに基づく過渡的なベースバイアス電圧が印加される。

一方、トランジスタ33のエミッタにも抵抗34を介して電源電圧 Vcc が印加されるが、電源電圧 Vcc の値が小さい間はエミッタからベースに電流は流れない。

エミッタからベースに電流が流れるのはトランジスタ 3 3 のエミッ 10 タ・ベース間電圧 Veb が閾値電圧 (例えば 0.75V) 以上に達したときで あり、これに伴い初めてトランジスタ 3 3 が ON 動作する。

トランジスタ33がON動作を開始するタイミングは、後述するように容量35と容量36との分圧回路によって印加されるベース電圧の上昇とエミッタ電圧値の上昇との関係によって決定される。

15 上述のようにトランジスタ 3 3 が ON 動作すると、その間トランジスタ 3 3 を介して電源電圧 Vcc よりトランジスタ 3 9 にベース電流が供給されてトランジスタ 3 9 が ON 動作するので、電源電圧 Vcc がトランジスタ 3 9 を介して起動促進用電圧として水晶振動子 2 4 に印加される。

この場合、水晶発振器 1 - 5 を効率良く高速起動させる為には水晶振 20 動子 2 4 を強励振させるに充分な高電位であって、急峻な立ち上り特性 を有する起動促進用電圧が必要であるから、先ず電源電圧 Vcc を印加開 始した時点から所定時間だけ遅延した時点をトランジスタ 3 3 の動作開 始タイミングとするよう容量 3 5 の容量値 C35 と容量 3 6 の容量値 C36 との容量比 C35/C36 を所定の値に設定し、これにより電源電圧 Vcc が高 25 電位に達した時に高速起動用回路 3 を動作開始させる。

即ち、高速起動用回路3の動作開始のタイミングを決定するトランジ

スタ33の動作開始タイミングは、トランジスタ33のエミッタ電圧 Ve の値がトランジスタ33のベース電圧 Vb とトランジスタ33のエミッタ・ベース間の閾値電圧 Veb (=0.75V) との和以上 ($Ve \ge Vb + ($ 閾値電圧 0.75V)) に達した時点である。

- 5 そして更に、容量 3 5 の値 C35 に対して容量 3 6 の値 C36 を小さく 設定する程、トランジスタ 3 3 のベースには容量 3 5 と容量 3 6 との分 圧比に基づき高電位が発生するので、電源電圧 Vcc が印加開始されてから Ve≧ Vb+(閾値電圧 0.75V)に達するまでに長時間を要し、トランジス タ 3 3 の動作開始タイミングを遅延させることができる。
- 10 図7は容量35と36の値の比とトランジスタ33のON動作開始タ イミングとの関係を確認する為のシミュレーション結果である。

先ず、同図(a) は容量35の値をC35=5pFと固定し、他方の容量36の値C36を3pFと15pFにした場合のトランジスタ33のベース(接地間)電圧 Vb とエミッタ(接地間)電圧 Ve 及び電源電圧 Vcc の立ち上り特性との関係を図示したものである。

この図から明らかなように、ベース電圧 Vb については容量 36 の値が小さい方が電圧の立ち上りが早く、エミッタ電圧 Ve についてはトランジスタ 33 が ON するまでは C36=3pF も 15pF も電源電圧 Vcc とほぼ同一の立ち上りとなる。

20 上述した通り、トランジスタ 3 3 が ON 動作する為にはエミッタ・ベース間電圧 Veb が 0.75 V以上になる必要があるが、トランジスタ 3 3 が OFF 状態ではエミッタ電流が流れないから上述した通りエミッタ電圧はほぼ電源電圧 Vcc と同電位となる。

このことは図7(a)に示すように例えば C36=15pF の場合の Ve 電 25 圧曲線が、電源電圧投入から約 40ns までの間電源電圧 Vcc とほぼ同一 の立ち上り特性であることからも理解できよう。

上記の通り、トランジスタ 3 3 が ON するのは図 7 (a) に示す Ve電圧曲線と Vb電圧曲線の差の電圧が 0.75 V以上になるタイミングであるが、上述し且つ、図 7 (a) に示した通りエミッタ電圧 Ve は容量 3 6 の値に関わらず両者ともほぼ同一の立ち上りであるのに対し、ベース電圧 Vb の立ち上りは容量 3 6を 15pF と大きくした方が立ち上りが遅くなるのでエミッタ・ベース間の閾値電圧が 0.75 V以上となる条件を満たすことになる。

詳しくは後述するが、トランジスタ 3 3 の ON 動作開始タイミングは C36=15pFでは 40ns、C36=5pFでは 80ns 程度であり、図 7 (a) に 示す結果からもその様子が伺える。

以上説明したように、容量35と容量36との容量比に基づきトランジスタ33のON動作開始タイミング、延いては高速起動用回路3の動作開始のタイミングを任意に遅延させて電源電圧Vccが高電位状態に達した時に高速起動用回路3が動作するよう設定することができる。

図7(b)は、容量36の容量値が3pF、4pF、7pF、15pFの各場合のトランジスタ33のエミッタ・ベース間電圧 Veb (Veb=Ve-Vb)の立ち上り特性についてシミュレーションを行った結果を示すものであり、特性Aは容量36の容量値がC36=3pFの場合、特性BはC36=4pFの場合、特性DはC36=7pFの場合、特性EはC36=15pFの場合のVebの立ち上り特性である。

尚、電源電圧 Vcc は 2.8V であり、その立ち上り特性は回路への電源投入開始時点から定電圧 Vcc=2.8V に達するまでの時間が約 100ns であり、その他の各素子値を容量 3.5=5pF、抵抗 $3.4=1k\Omega$ 、抵抗 $3.7=1k\Omega$ 、抵抗 $3.8=10k\Omega$ 、抵抗 $4.0=200\Omega$ とした。

25 同図に示すように電圧 Veb が閾値 (0.75V) に達する時間 Teb は容量3 6 の値が大きい程短時間であり、容量 3 6 が 3pF の場合では Teb = 約

83ns、4pF の場合では Teb=72ns、7pF の場合では Teb=55ns、15pF の場合では Teb=41ns であった。

その理由は、前記図7(a)の説明からも理解できよう。

尚、図7(a)に示したトランジスタ33のエミッタ電圧 Ve の立ち上り特性がエミッタ・ベース間電圧 Veb (= Ve – Vb) が閾値電圧をほぼ超えた時点から電源電圧 Vcc の立ち上り特性と一致しなくなるのは、トランジスタ33が ON 動作を開始した為にエミッタ電流が流れ抵抗34による電圧降下が発生し、エミッタ電圧 Ve が低下した為である。

尚、以上の通りであるのでトランジスタ33の動作開始タイミングを り、決定する際、抵抗34の端子間電圧 V34を考慮しなくても差し支えない。 ところで、水晶発振器1-5を高速起動させる為の高速起動用回路3 の最適な設定条件は、トランジスタ33の動作タイミングに注目する他、 トランジスタ33のコレクタ電流値をバランス良く設定した方が好ましい。

15 即ち、図7(b)に示すようにトランジスタ33のエミッタ・ベース間電圧 Veb は、容量36が 3pF~15pF の何れの条件でも電源電圧 Vccが規定値に達する以前にトランジスタ33を ON 動作させるに必要な閾値電圧 0.75V に達しているが、次段トランジスタ39に充分なベース電流を供給し、これにより所望大量のコレクタ電流を発生させてパルス的な高電位の起動促進用電圧を発生させるには、トランジスタ33の ON 動作に伴い充分なコレクタ電流がトランジスタ33に供給される方が好ましい。

これに対して高速起動用回路3の動作開始タイミングを遅らせること のみに注目して容量36を必要以上に小容量値に設定すると、トランジ 25 スタ33のベース電圧が高電位となる分、抵抗34間の電圧が小さくな り、これにより Veb が閾値を超えたとしても、トランジスタ33には充 分な量のコレクタ電流が流れないのでトランジスタ39に供給されるベース電流が少ないと共に充分なコレクタ電流が発生せず起動促進用電圧の立ち上り特性が鈍ってしまう。

また逆に、容量36を必要以上に大容量値に設定してしまうと、電源電圧 Vcc が充分高電位の状態に立ち上っていない状態にて高速起動用回路3がON動作してしまうので充分高電位な起動促進用電圧を印加することができない。

図 8 は上述した現象を説明する為に容量 3 5 と容量 3 6 との容量比の違いに於ける起動促進用電圧の立ち上り特性の違いを示したシミュレー 10 ション結果であり、図 5 に示した回路図におけるトランジスタ 3 9 のエミッタ電圧であって、容量 3 5 の容量値を C35=5pF に固定し、特性 A は容量 3 6 の容量値が C36=3pF の場合、特性 B は C36=4pF の場合、特性 D は C36=7pF の場合、特性 E が C36=15pF の場合である。

尚、この特性はトランジスタ33のエミッタ・ベース間電圧 Veb の立ち上り特性は図7(b)に示すものと同一であり、また、高速起動用回路3を構成するその他の要素の設定条件については図6の説明にて用いた場合と同じである。

図8に示すように起動促進用電圧は、その立ち上り容量比 C35/C36 が大きい程、電源電圧 Vcc の印加開始時点より遅延する度合いが大きくな 20 るので、電源電圧 Vcc が充分上昇した状態に於いて高速起動用回路 3 が動作し、高電位の起動促進用電圧を発生することができるが、特性 A と特性 B とでは立ち上り開始時点から 1.5V まで到達するに要した時間を比較すると、特性 A (C36=3pF) が約 28ns であったのに対し、特性 B (C36=4pF) では約 20ns であり、特性 B 場合の方が特性 A の場合よ 25 りも約 8ns 速度い立ち上り特性が得られた。

これは特性Aの方が特性Bと比較して過剰に遅延動作を図った結果、

電源電圧 Vcc の殆どがベース電圧 Vb に費やされてしまったので、抵抗 16の端子間電圧が低電圧となりトランジスタ33に大きなコレクタ電流が発生せず、これに伴いトランジスタ39に大きなコレクタ電流が発生しないので立ち上り特性の急峻な起動促進用電圧が発生しないのである。

更に、特性 D (C36=7pF) 及び特性 E (C36=15pF) については電源電圧 Vcc が充分に高電位に達していない段階で高速起動用回路 3 が動作開始したので急峻な立ち上り特性を有した起動促進用電圧が得られないことが見て取れる。

10 図9は、上記特性 A~特性 E の起動促進用電圧の違いによる水晶発振器 1-5の発振起動特性の違いを示すシミュレーション結果であり、同図(a)は特性 A の起動促進用電圧を印加した場合、同図(b)は特性 B の起動促進用電圧を印加した場合、同図(c)は特性 D の起動促進用電圧を印加した場合、同図(d)は特性 E の起動促進用電圧を印加した場合、同図(d)は特性 E の起動促進用電圧を印加した 場合である。

同図に示すように起動促進用電圧が特性 A の場合では水晶発振器 1-5 が起動状態に要する時間 (起動時間)が約 0.500 ms、特性 B の場合では起動時間が 0.475 ms、特性 C の場合では起動時間が 0.525 ms、特性 D の場合では起動時間が 0.575 ms であり、このことから容量 36 の値が C36=4 pF の場合が最適に水晶発振器 1-5 が高速起動することが理解できる。

従って以上のことを踏まえると、容量35と容量36との値には回路 毎に最適値が存在することが解り、トランジスタ33のエミッタ・ベー ス間に閾値以上の電圧 Veb を印加することができ、且つ、高速起動用回 25 路3が充分動作する条件が満たされるタイミングになるよう設定するこ とにより、立ち上り特性の急峻な起動促進用電圧が発生し、その結果、

15

20

25

水晶発振器 1-5を高速起動させることができる。

尚、高速起動用回路3を備えない水晶発振回路2のみで構成した水晶発振器では、起動時間が約1.2ms程度であり、これと比較すると起動促進用電圧が特性A~特性Eの何れの場合であってもコルピッツ型発振回路よりも高速起動特性を得る効果が明らかである。

更に、容量35と容量36との容量比に基づき起動時間を自在に設定することができるから、水晶発振器1-5の使用条件や回路条件に応じて必要とされる水晶発振器の起動時間に自在に対応することができる。

図10~図12に示す回路図は本発明に基づく水晶発振器の他の実施 10 例である。

図10に示す水晶発振器1-6の特徴は、高速起動用回路3におけるスイッチング用トランジスタ33のコレクタとトランジスタ39のベースとを逆方向接続したトランジスタ41(又はダイオード)を介して接地するよう構成した点であり、例えば電源断時にトランジスタ39のベース等に発生する負電圧を放電する効果等がある。

図11に示す水晶発振器1-7の特徴は、高速起動用回路3に於いて、電源電圧 Vcc ラインと水晶振動子24の他方端との間に NPN 型トランジスタ24を順方向接続し、電源電圧 Vcc ラインと接地との間に容量35と容量36の直列回路を挿入接続すると共に、この直列回路の接続中点とトランジスタ24のベースとを接続し、更に逆方向接続のダイオード25を容量36に並列接続するよう構成したものである。

図12に示す水晶発振器1-8は、図10の回路を変形したものであり、高速起動用回路3に於いて電源電圧 Vcc ラインと水晶振動子24の他方端との間に NPN 型トランジスタ42を順方向接続し、電源電圧 Vcc ラインとトランジスタ42のベースとを抵抗44と容量45との直列回路を介して接続し、更に、トランジスタ42のベースを逆方向接続のダ

15

20

イオード43を介して接地するよう構成したものである。

尚、高速起動用回路3の動作開始タイミングを設定するには図10、図11に示す水晶発振器では、容量35と容量36との容量比により、図12に示す水晶発振器1-8では、抵抗44と容量45との直列回路の時定数により夫々決定することが可能である。

更に、上記の説明では電源電圧 Vcc の立ち上り特性が遅い場合、容量36の容量値を小さく設定することにより、水晶発振器1の起動特性を高速化するよう構成した例を説明したが、本発明はこれに限定されるものではなく例えば図13から図15に示すような構成であっても構わない。

そしてこれら水晶発振器 1-9、1-10、1-11は、電源電圧 Vccの立ち上り特性が例えば $1\mu s$ 程度と鈍い場合、図 5 に示す回路では容量 3 6 を大容量値にすることによってトランジスタ 3 3 のベース電圧の立上りを急峻にする必要があるが、大容量値は集積回路により構成し難いという欠点を解決することができる。

即ち、図13に示す水晶発振器1-9は、図5に示す回路の高速起動用回路3に於いて、更に、容量35、36の接続中点と接地との間に PNP型トランジスタ46を順方向接続すると共に、電源電圧 Vcc ラインと接地間に容量47と容量48との直列回路を挿入接続し、更に、この直列回路の接続中点にトランジスタ46のベースを接続し、更に、トランジスタ33の ON 動作開始タイミングとトランジスタ46の ON 動作開始タイミングとがほぼ同時期となるよう容量47と容量48との容量比を設定するよう構成した点が特徴である。

そして図13に示すように付加回路を有する水晶発振器1-9では、 25 電源投入後、所定時間トランジスタ46がON動作し、これを介してト ランジスタ33のベース電流の一部が流れるので等価的に容量36の値

を大容量にしたものと同等になる。

よってトランジスタ39のベース電圧の立上りを急峻にできるので、 これに伴いトランジスタ22のベース電圧をも急峻に立ち上げることが できる。

5 図14に示す水晶発振器1-10は、トランジスタ33のコレクタを抵抗49を介して接地すると共に、トランジスタ39のベース及びトランジスタ50のベースをトランジスタ33のコレクタに接続し、更に、トランジスタ50のエミッタを容量51と抵抗52とから成る直列回路を介して接地すると共に、トランジスタ50のコレクタをトランジスタ3のベースに接続するよう構成した点が図5に示す水晶発振器1-5の構成と違なるところである。

そして水晶発振器 1 - 1 0 に於いては、容量 5 1 及び抵抗 5 2 がトランジスタ 5 0 のエミッタ負荷となり、トランジスタ 5 0 が ON 動作状態となったとき、トランジスタ 5 0 とトランジスタ 3 9 のベース電圧を電源電圧近くにまで上げる働きをする。

更に、容量 5 1 は、電源電圧 Vcc が定常値に達したとき、高速起動用 回路 3 を OFF 動作状態とする働きをする。

上記のように構成された水晶発振器 1-10は、容量 35と容量 36 との分圧比に基づきトランジスタ 33にベース電流が供給されてトランジスタ 33にコレクタ電流が発生し、このコレクタ電流の一部がトランジスタ 50のベースにベース電流として供給されたタイミングでトランジスタ 50がトランジスタ 33のベース電流を流す為の経路として働く。

そして、これに伴い容量36に大きな値のものを用いなくともトランジスタ33のベースに大きなベース電流を流すことができるのでトラン 25 ジスタ33に大きなコレクタ電流が発生し、トランジスタ39を介して 水晶振動子24に急峻な立上り特性を呈する起動促進用電圧を印加する ことができる。

10

更にまた、図15に示す水晶発振器1−11は、トランジスタ33のコレクタを抵抗53を介して接地すると共に、トランジスタ33のコレクタに NPN 型トランジスタ54のベースを接続し、トランジスタ54のコレクタを容量55を介して電源電圧 Vcc ラインに、エミッタを接地に接続し、更に、トランジスタ54のコレクタに PNP 型トランジスタ56のベースを接続すると共に、トランジスタ56のエミッタを電源電圧 Vcc ラインに、コレクタを抵抗57を介して接地し、更にトランジスタ56のコレクタをトランジスタ39のベースに接続するよう構成したものである。

そしてこのような構成の水晶発振器 1-11は、容量 35と容量 36 の分圧比に基づき電源電圧 Vcc 印加時から所要の時間でトランジスタ 3 が ON 動作となる。

これに伴いトランジスタ 5 4 のベース電圧が上昇し、トランジスタ 5 4 が ON 動作すると、それに伴いトランジスタ 5 6 が ON 動作する。

容量 5 5 は、トランジスタ 5 4 が ON 動作状態になるまでトランジスタ 5 6 が ON 動作にならないようトランジスタ 5 6 のベース電圧を電源電圧に近い値に保つ働きをする。

トランジスタ 5 4 が ON 動作状態になったとき、トランジスタ 5 4 が **20** トランジスタ 5 6 のベース電流を流すための経路として働き、トランジスタ 3 3 のベースに大きなベース電流を流すことができる。

このとき、上記所定時間が経過する間にも電源電圧 Vcc は高電位へと推移していた為、トランジスタ39にはトランジスタ56を介して急峻な立上り特性を呈する大量のベース電流が供給され、電源電圧 Vcc ラインからトランジスタ39を介して水晶振動子24に急峻な立上り特性を呈する起動促進用電圧を印加することができる。

以上、水晶振動子の一端に起動促進用電圧を印加する構成の高速起動用回路3を備えた水晶発振器を例にあげ本発明を説明したが本発明はこれに限定されるものではなく、以下に説明するように構成した水晶発振器であっても良い。

5 即ち、図16から図25は本発明に基づく他の実施例を示す回路図である。

以下、図示した実施例に基づいて本発明を詳細に説明する。

先ず、図16に示すように水晶発振器1-12は、点線にて囲まれた水晶発振回路2と、一点鎖線にて囲まれた高速起動用回路3-1とを備10 えたものである。

そして水晶発振回路 2 は、一般的なコルピッツ型発振回路であり、構成に付いては既に上述したので図 5 に示す水晶発振器と同一機能部には同一の番号を付し、その説明を省略する。

高速起動用回路 3 - 1 は、スイッチ素子として例えば第二のトランジスタ 5 8 を用いたスイッチ回路と、電源電圧 Vcc ラインにコレクタを接続した第三のトランジスタ 5 9 のベースと電源電圧 Vcc ラインとを容量 6 0 を介し接続し、且つ、トランジスタ 5 9 のベースと接地とを逆方向接続のダイオード 6 1 を介し接続するよう構成したスイッチ制御回路 6 2 とを備え、更に、トランジスタ 5 8 のベースとトランジスタ 5 9 のエミッタとを抵抗 6 3 を介して接続するよう構成したものであり、トランジスタ 5 8 のコレクタをトランジスタ 2 2 のエミッタに接続したものである。

以下にこのような構成の水晶発振器 1 - 1 2 の動作について説明する。 尚、水晶発振回路 2 が上述した通り、一般的なコルピッツ型発振回路 25 である為、その動作についての説明を省略する。

先ず、電源電圧 Vcc を印加すると、その直後から容量 60 に電荷がチ

ャージされ始めることにより発生したチャージ電流をベース電流としてトランジスタ59が動作し、これによりトランジスタ59のエミッタ電流が抵抗63を介してトランジスタ58のベースに供給され、トランジスタ58が動作(ON動作)するので、トランジスタ22にはエミッタ・接地間が低インピーダンスとなり、これに伴い発生した大きなエミッタ電流に基づき大きなコレクタ電流が発生する。

そして、この大きなコレクタ電流に基づき発生する大きなベース電流によって水晶振動子24が強励振するので、水晶発振器1-12は高速起動することができる。

10 一方、電源電圧 Vcc を印加してから所要の時間が経過すると、容量6 0のチャージが完了するとチャージ電流の発生しなくなるのでトランジ スタ59が非動作状態となってトランジスタ58へのベース電流の供給 が停止し、トランジスタ58が非動作(OFF動作)することになるの で高速起動用回路3-1の消費電流が発生することなく水晶発振回路2 は定常発振することが可能となる。

尚、ダイオード 6 1 は、電源電圧 Vcc が印加されている状態では、トランジスタ 5 9 のベースと接地との間が高インピーダンス状態に保たれる一方、電源電圧 Vcc が印加されていな状態ではトランジスタ 5 9 のベースがマイナス電位となるので容量 6 0 に帯電した電荷を放電する働きを担うものである。

そして、ダイオード 6 1 の代わりに大きな値の抵抗を用いた構成であっても良いが、特に集積回路により構成する場合では、半導体回路により大きな値の抵抗を構成することが困難であることからダイオードを用いることが望ましい。

25 また、トランジスタ 5 8 と発振回路とを交流的に切断する必要がある場合は、図 1 7 に示すような構成とすれば良い。

即ち、図17は本発明に基づく水晶発振器の他の実施例を示すものである。

同図に示す水晶発振器 1-13の特徴とする点は、第一のトランジスタ 22のエミッタと第二のトランジスタ 58のコレクタとを抵抗 64を介して接続するよう構成したところにある。

このような構成とすることにより、水晶発振回路 2 は、水晶発振回路 2 の発振ループ中の信号がトランジスタ 5 8 に分流することがないので、安定した発振動作を持続することが可能である。

更に、図18に示す水晶発振器1-14は、点線にて囲まれた水晶発 10 振回路2と、一点鎖線にて囲まれた高速起動用回路3-1とを備えたも のであり、その構成は以下のようである。

尚、水晶発振回路 2 は一般的なコルピッツ型水晶発振回路であり、その構成については既に図 5 に示す水晶水晶発振器を用いて説明を省略する。

高速起動用回路 3 - 1 は、スイッチ回路として第五のトランジスタである PNP 型トランジスタ 6 5 のエミッタと電源電圧 Vcc ラインとを接続し、ベースと第六のトランジスタ 5 9 のコレクタとを接続すると共に、トランジスタ 6 5 のベースと接地とを抵抗 6 3 を介して接続し、更に、トランジスタ 5 9 のベースを容量 6 0 を介して電源電圧 Vcc ラインに接
 続すると共に、このベースと接地とを逆方向接続のダイオード 6 1 を介して接続するよう構成したものである。

尚、二点鎖線にて囲まれた回路はスイッチ制御回路62である。

以下、水晶発振器1-14の動作について説明する。

尚、水晶発振回路 2 の動作説明については、一般的なコルピッツ型発 25 振回路である為、説明を省略する。

電源電圧 Vcc を印加すると、その直後より容量 6 0 に電荷がチャージ

15

されることにより発生するチャージ電流がトランジスタ59にベース電流として供給されるのでON動作となったトランジスタ60を介してトランジスタ65のベースと接地とが接続し、これに伴いトランジスタ65がON動作するのでトランジスタ22のコレクタと電源電圧 Vcc ラインとがトランジスタ65を介して接続される。

そしてこれにより、トランジスタ 2 2 のコレクタ電位が電源電圧 Vcc と等しくなるに伴いトランジスタ 2 2 には大きなコレクタ電流が発生する為、発振ループ回路の負荷容量の一部である容量 9 の端子間インピーダンスを変動させることなく水晶振動子 2 4 を強励振させることができるので、水晶発振器 1 - 1 4 は、短時間で起動状態に達する。

電源電圧 Vcc を印加してから所要の時間が経過して容量 6 0 に電荷が十分チャージされると、これに伴いチャージ電流が消滅するのでトランジスタ 5 9 が非動作することによりトランジスタ 6 5 が O F F 動作し、抵抗 1 1 がトランジスタ 5 のコレクタ抵抗として機能する結果、高速起動用回路 3 - 1 によって電力を消費することなく水晶発振器 1 - 1 4 は定常発振動作を持続することができる。

図19及び図20はに示す水晶発振器1-15、1-16の特徴とする点は、図5に示す水晶発振器と同様、水晶発振回路がカスコード接続したバッファ回路を備えたところであり第四のトランジスタ29をトランジスタ22にカスコード接続すると共に、図19に示す水晶発振器1-15に於いては、トランジスタ65のコレクタをトランジスタ22のコレクタに接続し、また、図20に示す水晶発振器1-16に於いては、トランジスタ65のコレクタをトランジスタ29のコレクタに接続するよう構成したところにある。

25 これらのような構成の水晶発振器であっても、高速起動用回路 3 — 1 が上述したように機能することにより、起動特性が優れたものとなる。

15

更に、図21から図23に示す水晶発振器1-17から1-19が特徴とする点は、スイッチ制御回路62に備えるトランジスタ59のコレクタと電源電圧 Vccラインとを抵抗67を介して接続するよう構成したところにある。

このような構成は、ダイオード61に生じる漏れ電流がトランジスタ 5 9 のベース電流として働くことによりトランジスタ 6 5 のエミッタ・コレクタ間に電流が発生してしまう場合、これにより水晶発振回路 2 の発振条動作が不安定になることを回避する為のものであり、漏れ電流が生じてトランジスタ 5 9 が動作しても抵抗 6 7 を介して電源電圧 Vcc からコレクタ電流がトランジスタ 5 9 に供給されるのでトランジスタ 6 5 が不要な動作をすることを防いでいる。

更に、上述では高速起動用回路として大別して2つのタイプ、即ちトランジスタ22のエミッタに接続するよう構成したもの、または、トランジスタ22のコレクタまたはトランジスタ29のコレクタに接続するよう構成したものを備えた水晶発振器を用いて本発明を説明したが、図24または図25に示すように本発明に基づく両タイプの高速起動用回路の機能を併合するよう構成した高速起動用回路を用いた水晶発振器であっても構わない。

即ち、先ず、図24に示す水晶発振器 1 - 20は、電源電圧 Vcc ライ20 ンにエミッタを接続した PNP 型トランジスタ65のベースにスイッチ制御回路62内に備えるトランジスタ59のコレクタを接続し、トランジスタ59のベースと電源とを容量60を介して接続すると共に、このベースと接地とを逆方向接続のダイオード61を介して接続し、更に、トランジスタ59のエミッタとトランジスタ58のベースとを抵抗63を介して接続し、トランジスタ58のエミッタを接地するよう構成した点を特徴とする。

そして、トランジスタ 5 8 のコレクタをトランジスタ 2 2 のエミッタ に接続すると共に、トランジスタ 6 5 のコレクタをトランジスタ 2 2 の コレクタに接続する。

尚、図25に示す水晶発振器1-21は図24に示す高速起動用回路 3-2に於いてトランジスタ58のコレクタとトランジスタ22のエミッタとを抵抗64を介して接続するよう構成した点を特徴としたものであり、これによりトランジスタ58のON動作と共に、発振ループ回路とトランジスタ58とが交流的に導通してしまうのを防いでいる。

尚、図示はしないが、図19~図23に示す水晶発振器の場合につい 10 ても図24または図25に示す水晶発振器の構成の如く、図19から図 23に示す高速起動用回路と図16または図17に示す高速起動用回路 3-1を組み合わせてた併合型構成の高速起動用回路を用いた水晶発振 器としても良い。

更に、図26及び図27は、本発明に基づく水晶発振器の他の実施例 15 を示すものである。

図26に示す水晶発振器1-22は点線で囲った水晶発振回路2と一点鎖線で囲った第二の高速起動用回路3-3とを備えたものである。

同図に示す水晶発振回路 2 はコルピッツ型発振回路であって、既に説明した図 5 に示す水晶発振器と同一機能部には同一の符号を付し、構成 20 についての説明は省略する。

高速起動用回路3-3は二点鎖線にて囲まれたスイッチ制御回路62と、点線にて囲まれた電流制御回路68とを備えたもである。

そしてスイッチ制御回路62は電源電圧 Vcc ラインにコレクタを接続したトランジスタ69のコレクタとベース間に容量70と接続すると共に、このベースと接地との間に逆方向ダイオードとして機能するトランジスタ71を挿入接続したものである。

電流制御回路 6 8 はカレントミラー接続された PNP 型トランジスタ 7 2 及びトランジスタ 7 3 のエミッタを電源電圧 Vcc ラインに接続し、更に、夫々のベース及びトランジスタ 7 3 のコレクタを抵抗 7 4 と順方向接続のトランジスタ 7 5 を介して接地し、且つ、エミッタが電源電圧 Vcc ラインに接続された PNP 型トランジスタ 7 6 のベースに接続し、更に、トランジスタ 7 2 のコレクタをカレントミラー接続されたトランジスタ 7 7 及びトランジスタ 7 8 のベース及びトランジスタ 7 8 のコレクタに接続し、夫々のトランジスタのエミッタを接地する。

そして、トランジスタ75のベースとスイッチ制御回路62に備えられたトランジスタ69のエミッタとを抵抗79を介して接続し、トランジスタ76のコレクタとトランジスタ22のコレクタとを抵抗80を介して接続し、トランジスタ77のコレクタとトランジスタ22のエミッタとを抵抗81を介して接続したものである。

尚、後述する電流制御回路 6 8 にて一時的に供給される上述したコレ 15 クタ電流、エミッタ電流の値を水晶発振回路 2 の定常時コレクタ電流及 びエミッタ電流の値より大きくなるよう例えば抵抗 7 4 の値を予め設定 しておく。

以下に、上記のような構成の水晶発振器 1-22の動作について説明 する。

20 尚、水晶発振回路 2 については一般的なコルピッツ型発振回路であり、 その動作については既知であるので説明を省略する。

先ず、電源電圧 Vcc を印加すると、その直後から容量 7 0 に電荷のチャージが開始され、その期間、発生したチャージ電流がトランジスタ 6 9 のベース電流となることによりトランジスタ 6 9 が ON 動作状態とな 25 るのでトランジスタ 7 5 にベース電流が供給され、トランジス 7 5 が ON 動作状態となる。

20

そして、トランジスタ73が抵抗74及びトランジスタ75を介して接地されることによりトランジスタ73には大きな値のコレクタ電流が発生すると共に、この電流と等しい値のコレクタ電流がトランジスタ72とトランジスタ76とトランジスタ77及びトランジスタ78に発生するので、一時的にトランジスタ22のコレクタ電流及びエミッタ電流が電流制御回路68にて制御される。

これにより電源電圧 Vcc を印加直後から所定期間だけトランジスタ 2 2 は定常時のバイアス設定条件よりも大きなコレクタ電流及びエミッタ電流が供給されるので、これに基づく大きな値のベース電流の発生に伴い水晶振動子 2 4 が強励振され非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。

一方、所定期間が経過し、容量70への電荷のチャージが完了するとチャージ電流の消滅と共に高速起動用回路3-3の機能が停止し、且つ、高速起動用回路3-3の電圧供給端(トランジスタ76のコレクタ、トランジスタ77のコレクタ)と水晶発振回路2とが非導通状態となって水晶発振回路2は定常発振動作を持続することになる。

尚、上述したカスコード増幅回路を用いた構成でなくとも図27に示す水晶発振器1-23ようなトランジスタ1段から成るコルピッツ型水晶発振回路2に高速起動用回路3-3を接続するよう構成したものであっても構わない。

更に、前記ダイオード71は電源電圧 Vcc が印加されていない状態で容量70のチャージ電荷の放電を促進する為のもので、この例ではトランジスタをダイオード接続するよう構成したが通常のダイオードをこれに使用しても構わない。

25 更に、上述した説明では、発振ループ側接続タイプの高速起動用回路 3または発振段増幅回路側接続タイプの高速起動用回路3-1乃至33の何れかの高速起動用回路を備えた構成の水晶発振器を例にあげ本発明を説明したが、本発明はこれに限定されるものではなく、発振ループ側接続タイプの高速起動用回路3と発振段増幅回路側接続タイプの高速起動用回路3-1乃至3-3とを両方備えた水晶発振器であっても構わない。

即ち、例えるならば図28に示す水晶発振器1-24は、図1に示す水晶発振器に図18に示す高速起動用回路3-1を備えたものであり、また図29に示す水晶発振器1-25は図2に示す水晶発振器に図18に示す高速起動用回路3-1を備えたものである。

10 そしてこのように構成した水晶発振器は、2つの高速起動用回路を備えたことにより、高速起動用回路を1つ備えた場合と比較して水晶振動子が電源電圧 Vcc 印加直後から強励振するので、水晶発振器を高速起動させることができる。

更に、図30は、本発明に基づく水晶発振器の他の実施例を示すもの 15 である。

同図に示す水晶発振器 1 - 2 6 は、既に図 5 にて説明したコルピッツ型水晶発振回路を発振回路としたものであって、その構成の特徴は、電源電圧 Vcc ラインとトランジスタ 2 9 のベースとの間に容量 8 2 を挿入接続したところであるである。

20 このような構成の水晶発振器 1 - 2 6 の場合、電源電圧 Vcc の投入と共に容量 8 2 に発生したチャージ電流がトランジスタ 2 9 のベースとの接続点 C に供給されるので一時的に接続点 C の電位は電源電圧 Vcc と等しい状態となるのでトランジスタ 2 9 のベース及びトランジスタ 2 2 のベース、更には水晶振動子 2 4 に大電流を供給することができ高速起動を実現することができる。

この際、接続点Cに供給された電流の一部が容量28に分流されるが、

15

容量82の働きによって接続点Cの電流が増加量した効果の方が大きい 為、従来の回路と比較して大きく起動特性が劣化することは無い。

更に、定常発振状態では電源電圧 Vcc に含まれるノイズ及びベースバイアス回路により発生した熱雑音が接続点 C に供給されるが、これらノイズ信号は容量 2 8 を介して接地へ流されるので発振信号に畳重し水晶発振器 1 — 2 6 の雑音特性を劣化させることがない。

そして更に、起動特性とノイズ特性とのバランスは容量 8 2 の容量値 C82 と容量 2 8 の容量値 C28 との容量比 C82/C28 により自在に設定することができ、起動特性が重要視される場合は容量比を大きく設定し、ノイズ特性が重要視される場合は容量比を小さく設定すれば良い。

更に、ピアス型水晶発振器の場合では、以下のような構成とすれば良い。

即ち、図31に示す水晶発振回路1-27は、発振用トランジスタ83のベースに水晶振動子84の一方の端子を接続すると共に、電源Vccと接地との間に挿入接続された抵抗85と抵抗86との直列回路の接続中点に先のベースを接続し、更に、ベースと接地との間に容量87を挿入接続すると共に、ベースと電源Vccとの間に容量88を挿入接続する。

そして、水晶振動子84の他方の端子を容量89を介して接地すると 20 共に、発振回路の出力端〇UTであるトランジスタ83のコレクタ及び、 一端が電源Vccに接続された抵抗90の他方端にそれぞれ接続し、更 に、トランジスタ83のエミッタを抵抗91を介して接続するよう構成 したものである。

更に、容量88を電源ライン及びパス容量92を介して接地したこと 25 により容量87と容量88とを交流的に並列回路構成とし、更に、容量 87と容量88との合成容量を発振回路の負荷容量とすると共に、容量

87と容量88との割合を容量87:容量88=6:4とするよう構成 したところにある。

このとき、上記負荷容量は、水晶振動子84の励振信号レベルが負荷容量のインピーダンス値に比例するものであることから、トランジスタ83のベース電流に畳重する水晶振動子84の励振信号が全域に亙ってトランジスタ83のA級増幅動作域内となるよう予め小さな値に設定される。

尚、抵抗85、86、90、91に於いても、トランジスタ83がA級増幅動作するよう設定されたものである。

10 上記のような構成の水晶発振回路 1 - 27の動作について下記に説明する。

先ず、電源Vcc投入直後、容量88に電荷がチャージされ始めてから終了する間、電源Vccから水晶振動子84の一方の端子へチャージ電流が供給されることとなるので、電源Vccと水晶振動子84とがダイレクトに接続された構成とほぼ等しい状態となり、その結果、電源Vccを分圧したベース電圧を起動電圧(起動電流源)とした従来の構成のものと比較して、高電圧の電源Vccを大起動電流発生源として利用することとなるので、水晶振動子84を強励振されることができ、これに伴って水晶発振回路1-27は高速起動する。

20 その後、容量 8 8 に電荷がチャージしきると上記チャージ電流が流れなくなるので起動電流の流動経路であった容量 8 8 が負荷容量の一部としてのみ機能して定常発振状態へと移行することになる。

即ち、上記負荷容量のインピーダンス値及びトランジスタ83の動作 点の設定条件に基づいて、水晶振動子84が低レベルの励振信号を発振 し、且つ、トランジスタ83がA級増幅動作するので、水晶発振回路1 -27は、正弦波信号を出力させる為の最良の条件にて発振し続けるこ とができる。

20

尚、出力端 O U T からは、トランジスタ 8 3 のコレクタ電流が水晶振動子 8 4 の正弦波の励振信号に誘導されるので正弦波信号が得られる。

更に、このような水晶発振回路 1 - 2 7 は、上述したように負荷容量の一部である容量 8 8 を起動時の起動電流の経路に用いているので発振回路の起動時と定常時との間で負荷容量の変化が生じなく周波数ジャンプ等に代表される周波数変動が発生しないという利点も有している。

そして更に、上記容量C87:容量88=6:4とした構成とした場合、起動特性及び出力信号波形が共に平均して優れた水晶発振回路が得られるが、容量87:容量88=3:7~7:3の範囲内であれば実用に耐えうる起動特性及び出力信号波形が得られると共に、電源電圧変動が生じた場合、例えば容量88のみで全負荷容量を構成したものと比較して負荷容量の変動量が少ないという具合に優れた周波数安定度が得られることも確認された。

15 更に、図32から図35に示す構成の水晶発振器でも良い。

先ず、図32~図34に示す水晶発振器は何れも周波数制御機能を有するものであり、図32に示す水晶発振回路1-28が図30の構成と異なる点は、容量89を可変容量素子93とすると共に、水晶振動子84の他方の端子に抵抗94を介して周波数制御信号入力端子Vcoを接続し、更に、先の他方の端子と出力端OUTとを直流カット用容量95を介して接続するよう構成したところにある。

図33に示す水晶発振回路1-29が図30の構成と異なる点は、容量89の代わりに容量96が水晶振動子84の他方の端子側に接続されるよう容量96と可変容量素子93との直列回路を接続したと共に、容量96と可変容量素子93との接続中点に抵抗94を介して周波数制御信号入力端子Vcoを接続したところにある。

15

20

図34に示す水晶発振回路1-30が図30のものと異なる点は、容量87の代わりに容量96が水晶振動子93の他方の端子側に接続されるよう容量96と可変容量素子93との直列回路を接続したと共に、容量96と可変容量素子93との接続中点に抵抗94を介して周波数制御信号入力端子Vcoを接続したところにある。

そしてこれらの構成の水晶発振回路の構成であっても負荷容量の設定 条件を上述した条件に基づき設定すれば図31の構成と同等の機能が得 られる。

図35に示す水晶発振器1-31が特徴とする点は、電源と接地との間に第三の容量95と第一の抵抗96との直列回を挿入接続し、電源にエミッタを接続した PNP型トランジスタ97のベースと先の直列回路の接続中点とを接続すると共に、PNP型トランジスタ97のコレクタと接地とを第二の抵抗98を介して接続し、更に、水晶振動子84の一方の端子と接地との間を容量87とFET99との直列回路を介してFET99のソース端子が接地されるよう接続し、FET99ののゲート端子と PNP型トランジスタ97のベースとを接続するよう構成したところにある。

このような構成の水晶発振回路 1 - 3 1 は、電源電圧 V c c 投入直後の容量 9 5 にチャージ電流が生じている間ではトランジスタ 9 7 のベース電位と電源電圧とが等しいので、トランジスタ 9 7 が非動作状態であり、これにより F E T がゲート電位 = 0 V であるので F E T 9 9 の非動作状態となる。

このときFET99が非動作状態であることにより、容量87とFET99との直列回路が高インピーダンス状態となる為、これにより水晶25 振動子84が高励振レベルを出力し、その結果、水晶発振回路1-31は優れた起動特性が得られる。

15

容量95のチャージ電流の発生が停止した後の定常発振状態では、トランジスタ97の動作と共にFET99が動作するので、先の直列回路のインピーダンスがFET99のインピーダンスの分だけ低下し、これにより水晶振動子は所要の低レベルの励振信号を出力することができる。

5 また、圧電振動子として水晶振動子を用いて本発明を説明したが、本 発明はこれに限定されるものではなく、あらゆる圧電振動子を用いた発 振器に適用しても構わない。

以上、高速起動回路を備えた構成においてはコルビッツ型水晶発振器を用いて本発明を説明したが本発明はこれに限定されるものではなく、 ピアス型水晶発振器等その他のあらゆる構成の圧電発振器に適用することができる。

更に、高速起動用回路3-1としてバイポーラトランジスタを使用した構成を用いて本発明を説明したが本発明はこれに限定されるものではなく、図36、図37に示すようMOSFETトランジスタを用いたものであっても構わない。

即ち、図36、図37はMOSトランジスタをスイッチ回路素子として使用したところが特徴であり、図36は発振回路2がコルピッツ型の水晶発振器1-32、図37が発振回路がピアス型の水晶発振器1-33である。

20 そして高速起動用回路 3 - 1 は、ディプレーション型 P チャネル M O S F E T 5 8 のトランジスタ 5 8 のペースを電源電圧 Vcc ラインに接続しゲートを容量 6 0 を介して設置すると共に抵抗 6 1 を介して電源電圧 Vcc ラインに接続したものであり、ドレイン・ソース間がトランジスタ 2 2 またはトランジスタ 8 3 のエミッタ抵抗 2 7、または 9 1 に並列接 続されている。

このような構成の水晶発振器1-32、1-33であっても電源電圧

Vcc 印加後所定の時間の間だけトランジスタ 2 2 に大電流のコレクタ電流及びエミッタ電流が発生するので、これに基づき水晶振動子 2 4 が強励振し、結果水晶発振器の起動時間を短縮することが可能である。

また、スイッチングトランジスタのベースバイアス回路の分圧素子と して容量を用いた構成については、この例に限らず、例えば集積回路や 半導体素子によって同等に機能するものであれば何でも利用し得る。

以上説明したように本発明に基づく圧電発振回路は、電源電圧を印加してから所要期間だけ圧電振動子に所定レベルの起動促進用の電圧を印加する為の瞬時電圧供給手段を設けたことにより、圧電発振器が非動作10 状態から発振動作状態となるまでに必要とする起動時間が短縮することは勿論、所定時間経過後、起動促進用の電圧の供給が断たれるので、位相雑音特性及び周波数安定度特性に優れたものとなるという効果を奏する。

請求の範囲

- 1. 圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が NPN 型トランジスタを電源電圧 Vcc ラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧 Vcc ラインと前記 NPN 型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧 Vcc 投入後所定時間前記 NPN型トランジスタを介して前記電源電圧 Vcc ラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
- 2. 圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一の NPN 型トランジスタを電源電圧 Vcc ラインと前記圧電振動子の一端の間に順方向接続し、前記第一の NPN 型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧 Vcc ラインと前記第一の NPN 型トランジスタのベースとの間に第二の NPN 型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧 Vcc 投入後所定時間前記第一の NPN 型トランジスタを介して前記電源電圧 Vcc ラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
- 3. 圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が PNP型トランジスタを電源電圧 Vcc ラインと前記圧電振動子の一端の間に順方向接続し、接地と前記 PNP型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧 Vcc 投入後所定時間前記 PNP型トランジスタを介して前記電源電圧 Vcc 投入後所定時間前記 PNP型トランジスタを介して前記電
 25 源電圧 Vcc ラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。

- 4. 圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧 Vcc の立ち上り電圧に基づき電源電圧 Vcc の印加開始時点から所定時間遅延して動作開始し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
- 5. 圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路 とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、 該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの 遅延時間を制御しことにより、前記電源電圧 Vcc の立ち上り特性よりも 急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
- 15 6. 圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧 Vcc の立ち上り電圧に基づき電源電圧 Vcc の印加開始時点から所定時間遅延して動作開始し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
- 25 7. 圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路

とを備え、該高速起動用回路が第一の PNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。

- 8. 圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路 とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づき ON・OFF 制御される第二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用 回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
- 9. 圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP型トランジスタスイッチと、該 PNP 型トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP 型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記 PNP 型トランジスタスイッチの出力電圧に基づき ON・OFF 制御される第二のトランジスタスイ

ッチを備えたものであり、電源電圧 Vcc の立ち上り電圧に基づき電源電圧 Vcc の印加開始時点から所定時間遅延して動作開始し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。

- 5 1 0 . 圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路 とを備え、該高速起動用回路が第一の PNP型トランジスタスイッチと、 該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発 10 振ループと電源電圧 Vcc ラインとの間に前記 PNP 型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づき ON・OFF 制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電 15 源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
 - 1 1. 圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路 とを備え、該高速起動用回路が第一の PNP型トランジスタスイッチと、
- 20 該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP 型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧 Vcc の立ち上り電圧に基づき電源電圧 Vcc の印加開始時点から所定時間遅延して動作開始し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記 PNP 型トラ

ンジスタのベースと接地との間に該 PNP 型トランジスタの ON 動作タイミングとほぼ同時期に ON 動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。

- 12.圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一の PNP型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記PNP型トランジスタのベースと接地との間に該 PNP型トランジスタの15 ON動作タイミングとほぼ同時期に ON動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
 - 13. 圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路 とを備え、該高速起動用回路が第一の PNP型トランジスタスイッチと、 該 PNP 型トランジスタのペースと電源電圧 Vcc ラインとの間に第一の
- 容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧 Vcc ラインとの間に前記 PNP 型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記 PNP 型トランジスタスイッチの出力電圧に基づき ON・OFF 制御される第二のトランジスタスイッチを備え、電源電圧 Vcc の立ち上り電圧に基づき電源電圧 Vcc の印加

開始時点から所定時間遅延して動作開始し、前記電源電圧 Vcc の立ち上

り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記 PNP 型トランジスタのベースと接地との間に該 PNP 型トランジスタの ON 動作タイミングとほぼ同時期に ON 動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。

- ジスタスイッチを備えたものであることを特徴とする圧電発振器。 5 14.圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路 とを備え、該高速起動用回路が第一の PNP型トランジスタスイッチと、 該スイッチ用トランジスタのベースと電源電圧 Vcc ラインとの間に第一 の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発 振ループと電源電圧 Vcc ラインとの間に前記 PNP 型トランジスタのコ 10 レクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの 出力電圧に基づき ON・OFF 制御される第二のトランジスタスイッチを 備え、前記第一の容量と前記第二の容量との容量比に基づき該高速起動 用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧 Vcc の 立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力 15 するものであり、前記 PNP 型トランジスタのベースと接地との間に該 PNP型トランジスタの ON 動作タイミングとほぼ同時期に ON 動作する トランジスタスイッチを備えたものであることを特徴とする圧電発振器。 15.圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧 Vcc 投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路 20 とを備え、該高速起動用回路がトランジスタスイッチと、該トランジス タスイッチのベースバイアス回路用の分圧回路とを備えたものであり、 該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定 数に基づき該髙速起動用回路の動作開始タイミングの遅延時間を制御し
- 25 ことにより、前記電源電圧 Vcc の立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。

16. 圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧 Vcc の投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。

17. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高 10 速起動用回路によって電源電圧 Vcc の投入後から所要の間だけ前記エミ ッタ抵抗の両端間のインピーダンスを減少させるよう制御することによ り、前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。 18. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高 15 速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電 源電圧 Vccの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続 することをにより、該エミッタ抵抗の両端間のインピーダンスを減少さ せ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。 19. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高 20 速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであ り、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ 回路の ON・OFF 動作を制御することにより、電源電圧 Vcc の投入後か ら所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の 両端間のインビーダンスを減少させ前記圧電発振器の起動時間を短縮し 25たことを特徴とする圧電発振器。

20. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高 速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであ り、前記スイッチ回路が第二のトランジスタを備えたものであり、該第 二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタの エミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタ を備えると共に、該第三のトランジスタのベースと電源電圧 Vcc ライン とを容量を介して接続し、第三のトランジスタのコレクタと電源電圧 Vcc ラインとを接続すると共に、前記第三のトランジスタのコレクタと 前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、 10 前記容量のチャージ電流に基づいて前記スイッチ回路の ON・OFF 動作 を制御することにより、電源電圧 Vcc の投入後から所要の間だけ前記エ ミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダン スを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧 電発振器。 15

2 1. 圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該第20 二のトランジスタのコレクタと前記発振用トランジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧 Vcc ラインとを接続すると共に、前記第三のトランジスタのコレクタと電源電圧 Vcc ラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を

25

介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路の ON・OFF 動作を制御することにより、電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。

22. 圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧 Vcc の投入後から所要の間だけ前記発振用トランジスタのコレクタの電位を上昇させコレクタ電流を増加させるよう制御することにより、圧電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。

23. 圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧 Vcc の投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。

24. 圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧 Vcc の投入から所要の間だけ ON 動作することにより、該スイッチ回路を介して電

10

15

20

25

源電圧 Vcc ラインと前記発振用トランジスタのコレクタまたは電源電圧 Vcc ラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。

25. 圧電振動子と発振用トランジスタと、該発振用トランジスタとカ スコード接続する第二のトランジスタと、該第二のトランジスタのコレ クタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起 動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御 回路が容量を備えたものでると共に、電源電圧 Vcc の投入から所要の間 だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づい て前記スイッチ回路を ON 動作させることにより、該スイッチ回路を介 して電源電圧 Vcc ラインと前記発振用トランジスタのコレクタまたは電 源電圧 Vcc ラインと前記第二のトランジスタのコレクタとを接続して前 記発振用のトランジスタのコレクタ電位をあげるよう制御することで、 前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子 が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。 26. 圧電振動子と発振用トランジスタと、該発振用トランジスタとカ スコード接続する第二のトランジスタと、該第二のトランジスタのコレ クタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起 動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回 路が PNP 型トランジスタのエミッタを電源電圧 Vcc ラインに接続し、 前記 PNP 型トランジスタのコレクタを前記発振用トランジスタのコレ クタまたは前記第二のトランジスタのコレクタに接続するよう構成した ものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを 前記 PNP 型トランジスタのベースに接続し、該第三のトランジスタの

ベースと電源電圧 Vcc ラインとを容量を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧 Vcc の投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路を ON 動作させることにより、該スイッチ回路を介して電源電圧 Vcc ラインと前記発振用トランジスタのコレクタまたは電源電圧 Vcc ラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。

27. 圧電振動子と発振用トランジスタと、該発振用トランジスタとカ スコード接続する第二のトランジスタと、該第二のトランジスタのコレ クタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起 動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回 15 路が PNP 型トランジスタのエミッタを電源電圧 Vcc ラインに接続し、 前記 PNP 型トランジスタのコレクタを前記発振用トランジスタのコレ クタまたは前記第二のトランジスタのコレクタに接続するよう構成した ものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを 前記 PNP 型トランジスタのベースに接続し、該第三のトランジスタの 20 ベースと電源電圧 Vcc ラインとを容量を介して接続し、前記第三のトラ ンジスタのコレクタと電源電圧 Vcc とを抵抗を介して接続し、該ベース を逆方向接続のダイオードを介して接地するよう構成したものであり、 前記スイッチ制御回路が電源電圧 Vcc の投入から所要の間だけ前記容量 に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイ 25 ッチ回路を ON 動作させることにより、該スイッチ回路を介して電源電 圧 Vcc ラインと前記発振用トランジスタのコレクタまたは電源電圧 Vcc

ラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。

- 5 28. 圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
- 29. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用 回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧 Vcc の 投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを 低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することによ り、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器 の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動 用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
- 30. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの 25 エミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振 器であり、該高速起動用回路が少なくとも2つのスイッチ回路を備えた

ものであり、該スイッチ回路の一つが電源電圧 Vcc の投入後から所要の 間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗 の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が 前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げ るよう制御することにより、前記発振用トランジスタのコレクタ電流が 増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過 した後では前記高速起動用回路による制御が停止することにより前記発 振用トランジスタのコレクタ電流が所要の値まで低下することを特徴と する圧電発振器。

- 31. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二の トランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用 回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つ のスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間を接続するこ とにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前 記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダ ンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御するこ とにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電 20 発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高 速起動用回路による制御が停止することにより前記発振用トランジスタ のコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。 32. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの 25 エミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振
 - 器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイ

10

ッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路の ON・OFF 動作を制御するものであり、前記スイッチ回路の一つが電源電圧 Vcc の投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴と振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。

33. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二の 15 トランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用 回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも2つ のスイッチ回路を備えたものであり、前記スイッチ制御回路が容量を備 えたものであると共に、該容量に電荷がチャージされる際に発生するチ ャージ電流に基づいて前記スイッチ回路の ON・OFF 動作を制御するも 20 のであり、前記スイッチ回路の一つが電源電圧 Vcc の投入後から所要の 間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗 の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が 前記コレクタ抵抗の両端間を接続し電源電圧 Vcc の投入後から所要の間 だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コ レクタ抵抗間の電位を下げるよう制御することにより、前記発振用トラ 25 ンジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮さ

れ、前記所要の時間が経過した後では前記高速起動用回路による制御が 停止することにより前記発振用トランジスタのコレクタ電流が所要の値 まで低下することを特徴とする圧電発振器。

34. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振 器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイ ッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二の トランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前 記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路が PNP 型トランジスタを備え、該 PNP 型トランジスタのエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トランジスタのコレクタを前記 発振用トランジスタのコレクタに接続するよう構成したものであり、更 に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三 のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのペ ースに接続し、前記第三のトランジスタのコレクタを前記 PNP 型トラ 15 ンジスタのベースに接続し、更に前記第三のトランジスタのベースと電 源電圧 Vcc ラインとを前記容量を介して接続すると共に、該ベースを逆 方向接続のダイオードを介して接続するよう構成したものであり、電源 電圧 Vcc の投入後から所要の間だけ前記容量に電荷がチャージされる際 に発生するチャージ電流に基づいて前記スイッチ回路の ON・OFF 動作 20を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ 抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他 方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を 下げるよう制御することにより、前記発振用トランジスタのコレクタ電 流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が 25 経過した後では前記高速起動用回路による制御が停止することにより前

記発振用トランジスタのコレクタ電流が所要の値まで低下することを特 徴とする圧電発振器。

35. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二の トランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用 5 回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のト ランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前 記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路が PNP 型トランジスタを備え、該 PNP 型トランジスタのエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トランジスタのコレクタを前記 第二のトランジスタのコレクタに接続するよう構成したものであり、更 に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四 のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベ ースに接続し、前記第四のトランジスタのコレクタを前記 PNP 型トラ 15 ンジスタのベースに接続し、更に前記第四のトランジスタのベースと電 源電圧 Vcc ラインとを前記容量を介して接続すると共に、該ベースを逆 方向接続のダイオードを介して接続するよう構成したものであり、電源 電圧 Vcc の投入後から所要の間だけ前記容量に電荷がチャージされる際 に発生するチャージ電流に基づいて前記スイッチ回路の ON・OFF 動作 を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ 抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他 方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を 下げるよう制御することにより、前記発振用トランジスタのコレクタ電 流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が 25 経過した後では前記高速起動用回路による制御が停止することにより前 記発振用トランジスタのコレクタ電流が所要の値まで低下することを特

徴とする圧電発振器。

36.圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振 器であり、該髙速起動用回路が少なくとも2つのスイッチ回路と、スイ ッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二の 5 トランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前 記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路が PNP 型トランジスタを備え、該 PNP 型トランジスタのエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トランジスタのコレクタを前記 10 発振用トランジスタのコレクタに接続し、前記 PNP 型トランジスタの ベースと電源電圧 Vcc ラインとを抵抗を介して接続するよう構成したも のであり、更に前記スイッチ制御回路が第三のトランジスタを備えると 共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトラ ンジスタのベースに接続し、前記第三のトランジスタのコレクタを前記 15 PNP型トランジスタのベースに接続し、更に前記第三のトランジスタの ベースと電源電圧 Vcc ラインとを前記容量を介して接続すると共に、該 ベースを逆方向接続のダイオードを介して接続するよう構成したもので あり、電源電圧 Vcc の投入後から所要の間だけ前記容量に電荷がチャー ジされる際に発生するチャージ電流に基づいて前記スイッチ回路の 20 ON・OFF 動作を制御し、前記エミッタ抵抗の両端間を接続することに より該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記ス イッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ 抵抗間の電位を下げるよう制御することにより、前記発振用トランジス タのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前 記所要の時間が経過した後では前記高速起動用回路による制御が停止す 25 ることにより前記発振用トランジスタのコレクタ電流が所要の値まで低

下することを特徴とする圧電発振器。

37. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二の トランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用 回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のト ランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前 記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路が PNP 型トランジスタを備え、該 PNP 型トランジスタのエミッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トランジスタのコレクタを前記 10 第二のトランジスタのコレクタに接続するよう構成したものであり、更 に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四 のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベ ースに接続し、前記第四のトランジスタのコレクタを前記 PNP 型トラ ンジスタのベースに接続し、前記 PNP 型トランジスタのベースと電源 15 電圧 Vcc ラインとを抵抗を介して接続し、更に前記第四のトランジスタ のベースと電源電圧 Vcc ラインとを前記容量を介して接続すると共に、 該ベースを逆方向接続のダイオードを介して接続するよう構成したもの であり、電源電圧 Vcc の投入後から所要の間だけ前記容量に電荷がチャ ージされる際に発生するチャージ電流に基づいて前記スイッチ回路の 20 ON・OFF 動作を制御し、前記エミッタ抵抗の両端間を接続することに より該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記ス イッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ 抵抗間の電位を下げるよう制御することにより、前記発振用トランジス タのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前 記所要の時間が経過した後では前記高速起動用回路による制御が停止す 25 ることにより前記発振用トランジスタのコレクタ電流が所要の値まで低

下することを特徴とする圧電発振器。

38. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振 器であり、該高速起動用回路が少なくとも2つのスイッチ回路と、スイ ッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二の 5 トランジスタを備え該第二のトランジスタのコレクタを抵抗を介して前 記発振用トランジスタのエミッタに入接続したものであり、他方のスイ ッチ回路が PNP 型トランジスタを備え、該 PNP 型トランジスタのエミ ッタを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トランジスタ 10 のコレクタを前記発振用トランジスタのコレクタに接続し、前記 PNP. 型トランジスタのベースと電源電圧 Vcc ラインとを抵抗を介して接続す るよう構成したものであり、更に前記スイッチ制御回路が第三のトラン ジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介し て前記第二のトランジスタのベースに接続し、前記第三のトランジスタ のコレクタを前記 PNP 型トランジスタのベースに接続し、更に前記第 15 三のトランジスタのベースと電源電圧 Vcc ラインとを前記容量を介して 接続すると共に、該ベースを逆方向接続のダイオードを介して接続する よう構成したものであり、電源電圧 Vcc の投入後から所要の間だけ前記 容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記 スイッチ回路の ON・OFF 動作を制御し、前記エミッタ抵抗の両端間を 20 接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、 且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、 前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振 用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が 短縮され、前記所要の時間が経過した後では前記高速起動用回路による 25 制御が停止することにより前記発振用トランジスタのコレクタ電流が所 10

15

20

要の値まで低下することを特徴とする圧電発振器。

39. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの エミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二の トランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用 回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のト ランジスタを備え、該第三のトランジスタのコレクタを抵抗を介して前 記発振用トランジスタのエミッタに接続したものであり、他方のスイッ チ回路が PNP 型トランジスタを備え、該 PNP 型トランジスタのエミッ タを電源電圧 Vcc ラインに接続し、更に、前記 PNP 型トランジスタの コレクタを前記第二のトランジスタのコレクタに接続するよう構成した ものであり、更に前記スイッチ制御回路が第四のトランジスタを備える と共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のト ランジスタのベースに接続し、前記第四のトランジスタのコレクタを前 記 PNP 型トランジスタのベースに接続し、前記 PNP 型トランジスタの ベースと電源電圧 Vcc ラインとを抵抗を介して接続し、更に前記第四の トランジスタのベースと電源電圧 Vcc ラインとを前記容量を介して接続 すると共に、該ベースを逆方向接続のダイオードを介して接続するよう 構成したものであり、電源電圧 Vcc の投入後から所要の間だけ前記容量 に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイ ッチ回路の ON・OFF 動作を制御し、前記エミッタ抵抗の両端間を接続 することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且 つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前 記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用 トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短 縮され、前記所要の時間が経過した後では前記高速起動用回路による制 御が停止することにより前記発振用トランジスタのコレクタ電流が所要 5

10

15

20

25

の値まで低下することを特徴とする圧電発振器。

40. 圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源電圧 Vcc 投入後所要の間だけ前記発振用トランジスタのコレクタ電流及びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする圧電発振器。

41. 圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、電源電圧 Vcc 印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする圧電発振器。

42. 圧電振動子と、発振用トランジスタと、2つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源電圧 Vcc 印加後所要の間だけ、前記第一の高速起動用回路に備えた前記スイッチ回路を介し電源電圧 Vcc を発振促進用電圧として前記圧電振動子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗とエミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする圧電発振器。

43. 圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧 Vcc ラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする圧電発振器。

44. 圧電振動子と、発振用トランジスタと、該発振用トランジスタの

5

エミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型 P チャネル F E T をスイッチ素子としたスイッチ回路を備えた圧電発振器であり、該スイッチ回路が電源電圧投入後の所要の時間だけ ON 動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路が OFF 動作することを特徴とする圧電発振器。

- 45. 圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディブレーション型 P チャネル F E T のベースを電源電圧 Vcc ラインに接続し、更に、電源電圧 Vcc ラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディブレーション型 P チャネル F E T のゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、
- 15 前記ディプレーション型 P チャネル F E T が電源電圧投入後の所要の時間だけ ON 動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路が OFF 動作することを特徴とする圧電発振器。

図1





図2










図4














図8





図 9



V4973pnpC136_4pF

2.0

1.0

1.0

-1.0

-2.0


0.475ms

-2.0

1.0m
time (*)

Cap1=4pF

(b)






図10




図11




図12




図13




図14




図15




図16




図17




図18




図19




図20





図21



1 2/2 0

図22




図23




図24




図25




図26




図27




図28




図29




図30




図31




図32




図33




図34




図35




図36






図37





INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/06161

	· · · · · · · · · · · · · · · · · · ·		
A. CLASS	SIFICATION OF SUBJECT MATTER . C1 ⁷ H03B 5/32		
• •			
According t	to International Patent Classification (IPC) or to both na	ational classification and IPC	
	S SEARCHED		
Minimum d Int.	ocumentation searched (classification system followed . Cl ⁷ H03B 5/32	by classification symbols)	
Jits Koka	tion searched other than minimum documentation to the suyo Shinan Koho 1922-1996 ai Jitsuyo Shinan Koho 1971-2001	Toroku Jitsuyo Shinan K Jitsuyo Shinan Toroku K	oho 1994-2001 oho 1996-2001
Electronic d	lata base consulted during the international search (nam	ne of data base and, where practicable, sear	rch terms used)
		• • •	
•			
C. DOCU	MENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where ap	ppropriate, of the relevant passages	Relevant to claim No.
Х	JP 54-23456 A (Seiko Instr. & 1	Electronics Ltd.),	1-3
Υ .	22 February, 1979 (22.02.79)	- ·	41,42
X Y	JP 54-183256 U (Mitsubishi Elec 26 December, 1979 (26.12.79)	ctric Corporation), (Family: none)	1 2
X Y	JP 61-287303 A (Hitachi, Ltd.) 17 December, 1986 (17.12.86)	, (Family: none)	1 2
· X Y	JP 59-137611 U (Icom Incorporated), 13 September, 1984 (13.09.84)		16,22 23-26,28,30,
· .			32,34,36,38, 40-42
X _.	JP 59-75706 A (Oki Electric Inc 28 April, 1984 (28.04.84) (Fa	dustry Co., Ltd.).,	16-18,20-22,
Y	20 APILI, 1904 (20.04.04) (ra	mily: none,	28,30 19,23-27,29,
•			31-42
X Y	JP 62-225004 A (Matsushita Elec 03 October, 1987 (03.10.87) (ctric Ind. Co., Ltd.), Family: none)	22 16-21,23-42
Further	r documents are listed in the continuation of Box C.	See patent family annex.	-
	categories of cited documents: ent defining the general state of the art which is not	"T" later document published after the inter	
conside	red to be of particular relevance	priority date and not in conflict with the understand the principle or theory unde	rlying the invention
date	document but published on or after the international filing ent which may throw doubts on priority claim(s) or which is	"X" document of particular relevance; the cl considered novel or cannot be consider step when the document is taken alone	
cited to special	establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other	"Y" document of particular relevance; the cl considered to involve an inventive step	when the document is
means "P" docume	ent published prior to the international filing date but later e priority date claimed	combined with one or more other such a combination being obvious to a person document member of the same patent far	skilled in the art
Date of the actual completion of the international search 25 September, 2001 (25.09.01)		Date of mailing of the international search 09 October, 2001 (09	h report . 10.01)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer	
Facsimile No.		Telephone No.	

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/06161

<u> </u>	ion). DOCUMENTS CONSIDERED TO BE RELEVANT	Relevant to claim No.
Category*	Citation of document, with indication, where appropriate, of the relevant passages	16-18, 20-22,
X Y	JP 59-214305 A (Toshiba Corporation), 04 December, 1984 (04.12.84) (Family: none)	28,30,32,34, 36,38 19,23-27,29, 31,33,35,37, 39-42
X Y	JP 62-225006 A (Matsushita Electric Ind. Co., Ltd.), 03 October, 1987 (03.10.87) (Family: none)	16,18,20-22, 28,30 19,23-27,29, 31-42
X Y	JP 2-277317 A (Matsushita Electric Ind. Co., Ltd.), 13 November, 1990 (13.11.90) (Family: none)	16,22 23-42
X Y	JP 2-113606 A (Olympus Optical Company Limited), 25 April, 1990 (25.04.90) (Family: none)	16-22,28,30, 32,34,36,38 23-27,29,31, 33,35,37,39, 40-42
X Y	JP 2-122705 A (NEC Corporation), 10 May, 1990 (10.05.90) (Family: none)	16-22,28,30, 32,34,36,38 23-27,29,31, 33,35,37, 39-42
X Y	JP 4-70101 A (Fujitsu Limited), 05 March, 1992 (05.03.92) (Family: none)	16-18,20-24, 27-31 19,25,26, 32-42
X Y	JP 11-220328 A (Kinseki Ltd.) 10 August 1999 (10.08.99) (Family: none)	16,22 23-40
E,X	<pre>JP 2001-185952 A (Toyo Communication Equipment Co., Ltd.), 06 July, 2001 (06.07.01) (Family: none)</pre>	1
E,X	JP 2000-332537 A (Toyo Communication Equipment Co., Ltd.), 30 November, 2000 (30.11.00) (Family: none)	16,17,20,21
A	JP 11-317623 A (Seiko Epson Corporation), 16 November, 1999 (16.11.99) (Family: none)	16-42
	*	

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/06161

Box I Observations where certain claims were found unsearchable (Continuation of item 1 of first sheet)				
This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reason	is:			
1. Claims Nos.:				
because they relate to subject matter not required to be searched by this Authority, namely:	·			
	ļ			
2. X Claims Nos.: 4-15	*			
because they relate to parts of the international application that do not comply with the prescribed requirements to such a extent that no meaningful international search can be carried out, specifically:	n 			
Although inventions in these claims relate to "outputting a start prompting voltage having rise characteristics steeper than those of a power				
supply voltage Vcc", Vcc itself is mere power supply voltage of which rise characteristics are not referred to in the specifications and therefore				
claims are unclear in meaning. In addition, subject matters in these claims				
do not sufficiently disclose a circuit structure and how the descriptions in the embodiments correspond to the drawings is unclear, thus inventions	ļ			
not being disclosed clearly.				
3. Claims Nos.:	ŀ			
because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).				
Box II Observations where unity of invention is lacking (Continuation of item 2 of first sheet)	_			
This International Searching Authority found multiple inventions in this international application, as follows:				
	l			
	1			
1. As all required additional search fees were timely paid by the applicant, this international search report covers all search	able			
claims.				
2. As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payme	ent			
of any additional fee.	•			
3. As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:				
	1			
	.			
	ı			
A No required additional coarch face were timely noid by the analisant Consequently this intermediate!				
4. No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:				
Powerst on Powerst The additional accords for a contract of the state	•			
Remark on Protest				

			
A. 発明の Int.	属する分野の分類(国際特許分類(IPC)) Cl' H03B 5/32		
B. 調査を行			
	及小限資料(国際特許分類(IPC))		•
l int.	C1' H03B 5/32		
··-			<u>,</u>
	外の資料で調査を行った分野に含まれるもの		•
	契用新案公報 1922-1996年 公開実用新案公報 1971-2001年		
日本国	登録実用新案公報 1994-2001年		•
日本国家	実用新案登録公報 1996-2001年 	·	·
国際調査で使用	用した電子データベース(データベースの名称	、調査に使用した用語)	
x)			
C. 関連する	 3と認められる文献		
引用文献の			関連する
カテゴリー*	A TO THE PARTY OF		請求の範囲の番号
X	JP		1-3 41, 42
•			41, 42.
X	JP 54-183256 U (=		1
Y	26.12月.1979 (26.1	2. 79) (ファミリーなし)	2
X	JP 61-287303 A (株	式会社日立製作所)	1 1
Y	17. 12月. 1986 (17. 1	2.86) (ファミリーなし)	2
		•	
	,		:
図 C欄の続き	たにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。
* 引用文献の		の日の後に公表された文献	
「A」特に関連 もの	車のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表さ 出願と矛盾するものではなく、	
「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの			
以後に公表されたもの 「X」特に関連のある文献であって、当覧 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えら			
日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該		当該文献と他の1以	
「〇」口頭によ	たる開示、使用、展示等に言及する文献	上の文献との、当業者にとって[よって進歩性がないと考えられる	
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献			
国際調査を完了	アレた日 25.09.01	国際調査報告の発送日	0.10. 01
	0名称及びあて先	特許庁審査官(権限のある職員)	5W 7829
	国特許庁 (ISA/JP) 軍便番号100-8915	板橋 通孝	<i>,</i>
	第千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 6511

C (続き).	関連すると認められる文献	
引用文献の カテゴリー*		関連する 請求の範囲の番号
X Y	JP 59-137611 U (アイコム株式会社) 13.9月.1984 (13.09.84)	16, 22 23-26, 28, 30, 32, 34, 36, 38, 40-42
X Y	JP 59-75706 A (沖電気工業株式会社) 28.4月.1984 (28.04.84) (ファミリーなし)	16-18, 20-22, 28, 30 19, 23-27, 29, 31-42
X Y	JP 62-225004 A (松下電器産業株式会社) 3.10月.1987 (03.10.87) (ファミリーなし)	22 16-21, 23-42
X Y	JP 59-214305 A (株式会社東芝) 4.12月.1984 (04.12.84) (ファミリーなし)	16-18, 20-22, 28, 30, 32, 34, 36, 38 19, 23-27, 29, 31, 33, 35, 37, 39-42
X Y	JP 62-225006 A(松下電器産業株式会社) 3.10月.1987(03.10.87) (ファミリーなし)	16, 18, 20–22, 28, 30 19, 23–27, 29, 31–42
X Y	JP 2-277317 A (松下電器産業株式会社) 13.11月.1990 (13.11.90) (ファミリーなし)	16, 22 23-42
X Y	JP 2-113606 A (オリンパス光学工業株式会社) 25.4月.1990(25.04.90) (ファミリーなし)	16-22, 28, 30, 32, 34, 36, 38 23-27, 29, 31, 33, 35, 37, 39, 40-42
X Y	JP 2-122705 A (日本電気株式会社) 10.5月.1990(10.05.90) (ファミリーなし)	16-22, 28, 30, 32, 34, 36, 38 23-27, 29, 31, 33, 35, 37, 39-42
X Y	JP 4-70101 A (富士通株式会社) 5.3月.1992 (05.03.92) (ファミリーなし)	16-18, 20-24, 27-31 19, 25, 26, 32-42

様式PCT/ISA/210 (第2ページの続き) (1998年7月)

C (続き).	関連すると認められる文献	×
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP 11-220328 A (キンセキ株式会社) 10.8月.1999(10.08.99) (ファミリーなし)	16, 22 23-40
		23-40
E, X	JP 2001-185952 A (東洋通信機株式会社) 6.7月.2001 (06.07.01) (ファミリーなし)	1
E, X	JP 2000-332537 A (東洋通信機株式会社) 30.11月.2000 (30.11.00) (ファミリーなし)	16, 17, 20, 21
A	JP 11-317623 A (セイコーエプソン株式会社) 16.11月.1999 (16.11.99) (ファミリーなし)	16-42
		·
		*
		,
· .		
:		
		,
1		

第Ⅰ欄	請求の範囲の一部の調査ができないときの意見(第1ページの2の続き)	1	
法第8条第3項 (PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。			
1.	請求の範囲は、この国際調査機関が調査をすることを要しない対象に係るものである。 つまり、		
2. X			
1 m m m m m m m m m m m m m m m m m m m	ない国際出願の部分に係るものである。つまり、 これらの請求項に係る発明は、「電源電圧Vccの立ち上がり特性よりも急峻な立ち 上がり特性を有した起動促進用電圧を出力する」ものであるが、Vcc自体は単なる電 源電圧であって、明細書に、その立ち上がり特性自体について言及されておらず、文意 が不明である。同時に、これら請求項の記載は回路構造が充分開示されておらず、ま た、実施例の説明及び図面との対応も不明であって、発明が明確に開示されていない。		
3.	請求の範囲は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に 従って記載されていない。		
第Ⅱ欄	発明の単一性が欠如しているときの意見(第1ページの3の続き)	1	
次に対	述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。	1	
		-	
1.	出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。		
2.	追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。		
3. <u> </u>	出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。		
. ·			
4.	出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。		
追加調査	E手数料の異議の申立てに関する注意		
, [追加調査手数料の納付と共に出願人から異議申立てがあった。	1	
· L	」 追加調査手数料の納付と共に出願人から異議申立てがなかった。	1	

様式PCT/ISA/210 (第1ページの続葉 (1)) (1998年7月)